半导体元件的制造方法技术

一种半导体元件的制造方法包含：沉积填充材料以填充基板的沟槽，其中沟槽具有深度以及宽度，深度与宽度的比值等于或大于8，并且其中填充材料包含氮化钛；以及将填充材料退火。本发明专利技术的半导体元件的制造方法解决了传统方法的字元线填充问题，使半导体元件具有更高质量的字元线，从而降低电阻率并提高其性能。从而降低电阻率并提高其性能。从而降低电阻率并提高其性能。

【技术实现步骤摘要】
半导体元件的制造方法


[0001]本专利技术有关于一种半导体元件的制造方法。

技术介绍

[0002]半导体业界正在开发和改进半导体结构的制造过程，而部件的小型化仍然继续。因此，结构的规模和形状的精准度变得更加重要。例如，字元线半导体结构中所包含的较大深宽比的沟槽需要降低其电阻率。为了创建这样的字元线半导体结构，通常使用钨(W)和氮化钛(TiN)堆叠。然而，沟槽的较大深宽比可能会导致使用钨和氮化钛堆叠填充字元线结构的能力较差。因此，制造具有令人满意性能的半导体元件的合适配方是必要且必不可少的。

技术实现思路

[0003]有鉴于此，本专利技术的一目的在于提出一种可有解决上述问题的半导体元件的制造方法。
[0004]为了达到上述目的，依据本专利技术的一实施方式，一种半导体元件的制造方法包含：沉积填充材料以填充基板的沟槽，其中沟槽具有深度以及宽度，深度与宽度的比值等于或大于8，并且填充材料包含氮化钛；以及将填充材料退火。
[0005]在本专利技术的一或多个实施方式中，沉积填充材料包含：放置基板于腔室中；执行使用第一工艺气体的第一沉积工艺以形成第一产物层于腔室中；以及执行使用第二工艺气体的第二沉积工艺以形成第二产物层于腔室中。
[0006]在本专利技术的一或多个实施方式中，第一工艺气体包含四氯化钛。
[0007]在本专利技术的一或多个实施方式中，第二工艺气体包含氨气。
[0008]在本专利技术的一或多个实施方式中，半导体元件的制造方法进一步包含：执行使用吹除净化气体的吹除净化工艺于腔室中。
[0009]在本专利技术的一或多个实施方式中，执行吹除净化工艺执行于执行第一沉积工艺之后并且执行于执行第二沉积工艺之前。
[0010]在本专利技术的一或多个实施方式中，执行吹除净化工艺执行于执行第二沉积工艺之后。
[0011]在本专利技术的一或多个实施方式中，吹除净化气体包含氢气以及氮气。
[0012]在本专利技术的一或多个实施方式中，执行吹除净化执行于执行第一沉积工艺之前。
[0013]在本专利技术的一或多个实施方式中，吹除净化气体包含氨气以及氢气。
[0014]在本专利技术的一或多个实施方式中，沉积填充材料以填充材料完全填充沟槽。
[0015]在本专利技术的一或多个实施方式中，将填充材料退火执行于在750摄氏度至1100摄氏度的温度范围内。
[0016]相应地，该半导体元件的制造方法解决了传统方法的字元线填充问题，使半导体元件具有更高质量的字元线，从而降低电阻率并提高其性能。
[0017]以上所述仅用以阐述本专利技术所欲解决的问题、解决问题的技术手段、及其产生的
功效等等，本专利技术的具体细节将在下文的实施方式及相关图式中详细介绍。
附图说明
[0018]为让本专利技术的上述和其他目的、特征、优点与实施方式能更明显易懂，所附图式的说明如下：
[0019]图1为绘示根据本专利技术一实施方式的半导体元件的制造方法的流程图。
[0020]图2为绘示根据本专利技术一实施方式的半导体元件的制造方法的流程图。
[0021]图3为绘示根据本专利技术一实施方式的半导体元件的制造方法的中间阶段的示意图。
[0022]图4为绘示根据本专利技术一实施方式的半导体元件的制造方法的中间阶段的示意图。
[0023]图5为绘示根据本专利技术一实施方式的半导体元件的制造方法的中间阶段的示意图。
具体实施方式
[0024]以下将以图式公开本专利技术的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本专利技术。也就是说，于本专利技术部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些现有惯用的结构与元件在图式中将以简单示意的方式绘示。在所有图式中相同的标号将用于表示相同或相似的元件。
[0025]请参考图1。图1是根据本专利技术的一实施方式的半导体元件的制造方法100的流程图。图1中所示的半导体元件的制造方法100包含步骤S110以及步骤S120。为了更好地理解步骤S110，请参考图1、图3以及图4，并且，为了更好地理解步骤S120，请参考图5。
[0026]参考图3。图3是根据本专利技术的一实施方式的制造半导体元件300的中间阶段的示意图。如图3所示，其提供了半导体基板310。半导体基板310包含形成在其表面上的数个沟槽T。举例来说，半导体基板310可以是字元线的结构。
[0027]在一些实施方式中，沟槽T可以借由蚀刻工艺形成。例如，可以使用干式蚀刻、湿式蚀刻等形成沟槽T。本专利技术并不意欲限制在半导体基板310的表面上形成沟槽T的手段或方法。
[0028]在一些实施方式中，半导体基板310形成为鳍状结构。
[0029]在一些实施方式中，半导体基板310可以包含半导体材料，例如硅、掺杂或未掺杂的硅或氧化硅。然而，可以使用任何合适的材料和尺寸。
[0030]在一些实施方式中，半导体基板310可以借由任何合适的方法形成，例如CVD(化学气相沉积)、PECVD(等离子体增强化学气相沉积)、PVD(物理气相沉积)、ALD(原子层沉积)、PEALD(等离子体增强原子层沉积)、ECP(电化学电镀)、化学镀等。本专利技术不意欲限制形成半导体基板310的方法。
[0031]以下将详细说明步骤S110以及步骤S120。
[0032]步骤S110：沉积填充材料以填充基板的沟槽，其中沟槽具有深度以及宽度，深度与宽度的比值等于或大于约8，并且填充材料包含氮化钛(TiN)。
[0033]在一些实施方式中，可能在执行步骤S110之后产生缝S在填充材料320中。举例来说，如图4所示，填充材料320中具有一个缝S，但本专利技术不以此为限。在填充材料320中具有缝的问题可能导致半导体元件300的电阻率增加，从而劣化半导体元件300的电性能。
[0034]步骤S120：将填充材料退火。
[0035]请参考图1以及图5。图5是根据本专利技术的一实施方式的制造半导体元件300的中间阶段的示意图。半导体元件300具有填充沟槽T的填充材料320
’
。如图5所示，在执行步骤S120的退火工艺之后，填充材料320
’
相较于图4没有缝S。图4中具有缝的填充材料320可以借由执行退火工艺来解决，以降低半导体元件300的电阻率，从而优化半导体元件300的电性能。具体而言，执行退火工艺以使填充材料320再结晶，从而消除填充材料320中所具有的缝S。这确保了在执行步骤S120的退火工艺之后可以降低半导体元件300的电阻率。
[0036]在一些实施方式中，步骤S120中的退火工艺在约750摄氏度至约1100摄氏度的温度范围内执行，但本专利技术不以此为限。本专利技术不意欲限制将填充材料320退火的温度范围。
[0037]借由执行本专利技术的图1中所示的方法100，可以形成具有更好电性能的半导体元件300。
[0038]请参考图2。图2是根据本专利技术的一实施方式的半导本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件的制造方法，其特征在于，包含：沉积填充材料以填充基板的沟槽，其中该沟槽具有深度以及宽度，该深度与该宽度的比值等于或大于8，并且其中该填充材料包含氮化钛；以及将该填充材料退火。2.根据权利要求1所述的方法，其特征在于，该沉积该填充材料包含：放置该基板于腔室中；执行使用第一工艺气体的第一沉积工艺以形成第一产物层于该腔室中；以及执行使用第二工艺气体的第二沉积工艺以形成第二产物层于该腔室中。3.根据权利要求2所述的方法，其特征在于，该第一工艺气体包含四氯化钛。4.根据权利要求2所述的方法，其特征在于，该第二工艺气体包含氨气。5.根据权利要求2所述的方法，其特征在于，进一步包含：执行使用吹除净化气体的吹除净化工艺于该腔室中。6.根据权利要求5...

【专利技术属性】
技术研发人员：徐寜霜，廖哲贤，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：