一种带控制端的低温漂电压基准电路制造技术

本申请提供一种带控制端的低温漂电压基准电路，包括：开启模块，用于辅助电路的开启，并在所述电路达到平衡态时停止作用；偏置模块，用于提供自偏置电流以及偏置电压；带隙核模块，用于基于所述偏置电压产生基准电压，并基于所述基准电压产生与绝对温度正相关的温度系数控制电压；曲率补偿模块，用于基于电流镜的方式对所述自偏置电流进行拷贝，以根据所述自偏置电流和所述温度系数控制电压生成补偿电流，并通过控制端控制所述补偿电流接入所述带隙核模块对所述基准电压进行温漂补偿。本申请的电路可做成通用模块，集成于对基准温度系数要求不同的AD/DA转换器中。系数要求不同的AD/DA转换器中。系数要求不同的AD/DA转换器中。

【技术实现步骤摘要】
一种带控制端的低温漂电压基准电路


[0001]本专利技术涉及集成电路应用领域，尤其涉及一种带控制端的低温漂电压基准电路。

技术介绍

[0002]电压基准芯片是一类高性能电源芯片，专门设计用来维持恒定的输出电压，是集成电路中的基本芯片，常用在数据采集、测试测量、工厂自动化、汽车电子等系统中。
[0003]在各类电压基准结构中，带隙基准具有结构简单、电压稳定等优点，得到广泛应用。理论上，带隙基准可以产生一个与工艺、电源以及环境温度(PVT)无关的基准电压，对系统的稳定性至关重要。因此，在高精度数模(A/D)转换器、存储器等芯片设计中，对带隙基准的温度系数、电源抑制比、电源电压范围、功耗等参数性能要求越来越高。传统的Brokaw带隙电路通常采用固定温漂，难以满足实际应用需求。

技术实现思路

[0004]鉴于以上现有技术存在的问题，本专利技术提出一种带控制端的低温漂电压基准电路，主要解决现有的带隙电路的温漂控制精度不足，难以满足实际应用需求的问题。
[0005]为了实现上述目的及其他目的，本专利技术采用的技术方案如下。
[0006]本申请提供一种带控制端的低温漂电压基准电路，包括：
[0007]开启模块，用于辅助电路的开启，并在所述电路达到平衡态时停止作用；
[0008]偏置模块，用于提供自偏置电流以及偏置电压；
[0009]带隙核模块，用于基于所述偏置电压产生基准电压，并基于所述基准电压产生与绝对温度正相关的温度系数控制电压；
[0010]曲率补偿模块，用于基于电流镜的方式对所述自偏置电流进行拷贝，以根据所述自偏置电流和所述温度系数控制电压生成补偿电流，并通过控制端控制所述补偿电流接入所述带隙核模块对所述基准电压进行温漂补偿。
[0011]在本申请一实施例中，所述带隙核模块包括：第一三极管、第二三极管、第三三极管、第四三极管、第五三极管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、放大器和第一NMOS晶体管；所述第五三极管的集电极接电源电压，发射极分别接所述第一电阻的一端和所述第二电阻的一端，基极接所述偏置模块的第一输出端；所述第一电阻的另一端接所述第一三极管的集电极和所述放大器的反向输入端，所述第二电阻的另一端接所述第二三极管的集电极和所述放大器的正向输入端，所述放大器的输出端接所述第一NMOS晶体管的栅极；所述第一晶体管的漏极接所述电源电压，所述第一NMOS晶体管的源极作为所述带隙核模块的输出端，以输出所述基准电压，且所述第一NMOS晶体管的源极与所述第一三极管的基极连接；所述第一三极管的基极和所述第二三极管的基极通过所述第四电阻连接，所述第一三极管的发射极接所述第二三极管的发射极，以输出所述温度系数控制电压；所述第三三极管的基极通过所述第三电阻与集电极连接，所述第三三极管的集电极接所述第二三极管的基极，所述第三三极管的发射极依次经所述第五电阻和所述第六电
阻接地；所述第四三极管的基极接所述偏置模块的第二输出端，以获取所述偏置电压；所述第四三极管的集电极接所述第二三极管的发射极，所述第四三极管的发射极接地，所述第五电阻和所述第六电阻的连接端接所述曲率补偿模块的输出端。
[0012]在本申请一实施例中，所述第四电阻包括铬硅电阻。
[0013]在本申请一实施例中，所述第三电阻包括多晶硅电阻。
[0014]在本申请一实施例中，所述第五电阻包括可调电阻。
[0015]在本申请一实施例中，所述第五电阻包括多个并联的电阻支路，每个所述电阻支路通过一个电阻和一根熔丝串联；通过对其中一个或多个电阻支路施加瞬时大电流使得对应电阻支路的熔丝熔断，以对所述第五电阻进行阻值调节。
[0016]在本申请一实施例中，所述偏置模块包括：第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第六三极管、第七三极管、第七电阻、第八电阻和二极管；所述第一PMOS晶体管的栅端作为所述偏置模块的第三输出端，所述第一PMOS晶体管的栅极与漏极短接；所述第一PMOS晶体管的源极、所述第二PMOS晶体管的源极以及所述第三PMOS晶体管的源极分别接电源电压；所述第一PMOS晶体管的栅极分别接所述第二PMOS晶体管的栅极和所述第三PMOS晶体管的栅极；所述第一PMOS晶体管的漏极分别接所述开启模块的输出端和所述第六三极管的集电极，所述第二PMOS晶体管的漏极接所述第七三极管的集电极，所述第三PMOS晶体管的漏极作为所述偏置模块的第一输出端，所述第一输出端还与所述第八电阻的一端连接，所述第八电阻的另一端与所述二极管的正极连接，所述二极管的负极和所述第六三极管的基极短接后与所述带隙核模块的基准电压输出端连接；所述第六三极管的发射极通过所述第七电阻接地，所述所述第七三极管的发射极接地，所述第七三极管的基极作为所述偏置模块的第二输出端与所述带隙和模块连接。
[0017]在本申请一实施例中，所述曲率补偿模块包括：第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第十PMOS晶体管、第二NMOS晶体管、第八电阻、第九电阻、第十电阻和反相器；所述第五PMOS晶体管的源极和所述第六PMOS晶体管的源极接电源电压，所述第五PMOS晶体管的栅极与所述第六PMOS晶体管的栅极连接并连接所述偏置模块的第三输出端；所述第五PMOS晶体管的漏极分别接所述第七PMOS晶体管的源极和所述第八PMOS晶体管的源极，所述第七PMOS晶体管的栅极分别接所述第八电阻的一端和所述第九电阻的一端，所述第八电阻的另一端接所述带隙核模块的基准电压输出端，所述第九电阻的另一端与所述第十电阻的一端连接，所述第十电阻的另一端接地，所述第七PMOS晶体管的漏极与所述第二NMOS晶体管的漏极连接，所述第八PMOS晶体管的栅极接所述带隙核模块的温度系数控制电压输出端，所述第八PMOS晶体管的漏极接地，所述第六PMOS晶体管的漏极分别接所述第九PMOS晶体管源极和第十PMOS晶体管的源极，所述第九电阻和所述第十电阻的连接端接所述第九PMOS晶体管的栅极，所述第九PMOS晶体管的漏极接地，所述第十PMOS晶体管的栅极与所述第八PMOS晶体管的栅极连接，所述第十PMOS晶体管的漏极接所述第二NMOS晶体管的漏极，所述第二NMOS晶体管的栅极接所述反相器的输出端，所述反相器的输入端作为所述控制端，所述第二NMOS晶体管的源极作为所述曲率补偿模块的输出端，以输出补偿电流。
[0018]在本申请一实施例中，所述开启模块包括：第八三极管、第九三极管、第十三极管、第九电阻和第四PMOS晶体管；所述第四PMOS晶体管的源极接电源电压，栅极通过所述第九
电阻接地，漏极接所述第十三极管的基极，所述第八三极管的基极和集电极短接后与所述第十三极管的基极连接，所述第九三极管的基极和集电极短接后与所述第八三极管的发射极连接，所述第九三极管的发射极接地。
[0019]在本申请一实施例中，各三极管均采用NPN型三极管。
[0020]如上所述，本专利技术提出的一种带控制端的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带控制端的低温漂电压基准电路，其特征在于，包括：开启模块，用于辅助电路的开启，并在所述电路达到平衡态时停止作用；偏置模块，用于提供自偏置电流以及偏置电压；带隙核模块，用于基于所述偏置电压产生基准电压，并基于所述基准电压产生与绝对温度正相关的温度系数控制电压；曲率补偿模块，用于基于电流镜的方式对所述自偏置电流进行拷贝，以根据所述自偏置电流和所述温度系数控制电压生成补偿电流，并通过控制端控制所述补偿电流接入所述带隙核模块对所述基准电压进行温漂补偿。2.根据权利要求1所述的带控制端的低温漂电压基准电路，其特征在于，所述带隙核模块包括：第一三极管、第二三极管、第三三极管、第四三极管、第五三极管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、放大器和第一NMOS晶体管；所述第五三极管的集电极接电源电压，发射极分别接所述第一电阻的一端和所述第二电阻的一端，基极接所述偏置模块的第一输出端；所述第一电阻的另一端接所述第一三极管的集电极和所述放大器的反向输入端，所述第二电阻的另一端接所述第二三极管的集电极和所述放大器的正向输入端，所述放大器的输出端接所述第一NMOS晶体管的栅极；所述第一晶体管的漏极接所述电源电压，所述第一NMOS晶体管的源极作为所述带隙核模块的输出端，以输出所述基准电压，且所述第一NMOS晶体管的源极与所述第一三极管的基极连接；所述第一三极管的基极和所述第二三极管的基极通过所述第四电阻连接，所述第一三极管的发射极接所述第二三极管的发射极，以输出所述温度系数控制电压；所述第三三极管的基极通过所述第三电阻与集电极连接，所述第三三极管的集电极接所述第二三极管的基极，所述第三三极管的发射极依次经所述第五电阻和所述第六电阻接地；所述第四三极管的基极接所述偏置模块的第二输出端，以获取所述偏置电压；所述第四三极管的集电极接所述第二三极管的发射极，所述第四三极管的发射极接地，所述第五电阻和所述第六电阻的连接端接所述曲率补偿模块的输出端。3.根据权利要求2所述的带控制端的低温漂电压基准电路，其特征在于，所述第四电阻包括铬硅电阻。4.根据权利要求2所述的带控制端的低温漂电压基准电路，其特征在于，所述第三电阻包括多晶硅电阻。5.根据权利要求2所述的带控制端的低温漂电压基准电路，其特征在于，所述第五电阻包括可调电阻。6.根据权利要求5所述的带控制端的低温漂电压基准电路，其特征在于，所述第五电阻包括多个并联的电阻支路，每个所述电阻支路通过一个电阻和一根熔丝串联；通过对其中一个或多个电阻支路施加瞬时大电流使得对应电阻支路的熔丝熔断，以对所述第五电阻进行阻值调节。7.根据权利要求1所述的带控制端的低温漂电压基准电路，其特征在于，所述偏置模块包括：第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第六三极管、第七三极管、第七电阻、第八电阻和二极管；所述第一PMOS晶体管的栅端作为所述偏置模块的第三输出端，所述第一PMOS晶体管的栅极与漏极短接；所述第一PMOS晶体管的源极、所述第二PMOS晶体管的源极以及所述第三...

【专利技术属性】
技术研发人员：杨曼琳，严纲，吴昊，王妍，叶雅倩，杨潇雨，姜俊逸，赵之昱，廖轰，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：