具有极窄线路图样的电路板加工方法技术

本申请提供一种具有极窄线路图样的电路板加工方法，包括步骤：提供基板，包括基材层，基材层划分为线路区及除线路区外的引线区。于引线区设置导电引线层。于线路区设置第一掩膜，第一掩膜贯穿设有多个成线槽，部分基材层于成线槽的底部露出，导电引线层的端部连接成线槽。于成线槽的底部化铜以形成基铜层，基铜层的厚度小于成线槽的深度，基铜层连接导电引线层。于基铜层上电镀以形成电镀层，电镀层和基铜层组成极窄线路图样，极窄线路图样设于成线槽内。移除第一掩膜。于线路区设置第二掩膜，第二掩膜覆盖极窄线路图样。蚀刻移除导电引线层以及移除第二掩膜，获得具有极窄线路图样的电路板。电路板。电路板。

【技术实现步骤摘要】
具有极窄线路图样的电路板加工方法


[0001]本申请涉及一种具有极窄线路图样的电路板加工方法。

技术介绍

[0002]半加成工艺(Semi
‑
additive process,SAP)是在覆铜板上制作线路的常用工艺。半加成工艺主要包括步骤：首先，于覆铜板的铜箔层设置掩膜；接着，曝光显影该掩膜以形成感光图样，感光图样具有多个镀线槽，部分所述铜箔层于该镀线槽的底部露出；接着，于所述镀线槽内化铜以形成导电线路；接着，移除该感光图样；最后，快速蚀刻去除另一部分所述铜箔层。
[0003]然而，针对线宽较窄的细线路(例如，线宽小于10微米)，半加成工艺中的快速蚀刻制程容易发生侧向蚀刻，使得留下的部分所述铜箔层与覆铜板的基材层结合力减弱，最终导致细线路剥离。

技术实现思路

[0004]鉴于以上内容，有必要提供一种具有极窄线路图样的电路板加工方法，以解决上述问题。
[0005]一种具有极窄线路图样的电路板加工方法，包括步骤：提供一基板，所述基板包括基材层，所述基材层划分为线路区及除所述线路区外的引线区，所述基材层为ABF。于所述引线区设置导电引线层。于所述线路区设置第一掩膜，所述第一掩膜贯穿设有多个成线槽，部分所述基材层于所述成线槽的底部露出，所述导电引线层的端部连接所述成线槽。于所述成线槽的底部化铜以形成基铜层，所述基铜层的厚度小于所述成线槽的深度，所述基铜层连接所述导电引线层。于所述基铜层上电镀以形成电镀层，所述电镀层和所述基铜层组成极窄线路图样，所述极窄线路图样设于所述成线槽内。移除所述第一掩膜。于所述线路区设置第二掩膜，所述第二掩膜覆盖所述极窄线路图样。蚀刻移除所述导电引线层以及移除所述第二掩膜，获得所述具有极窄线路图样的电路板。
[0006]进一步地，所述基板还包括铜箔层，所述铜箔层设置于所述基材层的一侧；所述极窄线路图样包括多个导电垫及连接于每相邻两个所述导电垫之间的极窄线路，步骤“于所述引线区设置导电引线层”之前还包括：于所述线路区设置开孔，部分所述铜箔层于所述开孔的底部露出。步骤“于所述成线槽的底部化铜以形成基铜层”还包括：于所述开孔内周填入部分所述基铜层以形成中空的基垫，所述基垫连接所述导电引线层。步骤“于所述基铜层上设置电镀层”还包括：于中空的所述基垫内填入部分所述电镀层，所述基垫及填入中空的所述基垫的部分所述电镀层组成导通体，所述导通体连接所述铜箔层和所述导电垫。
[0007]进一步地，所述成线槽包括细线槽及连通所述细线槽的粗线槽，所述粗线槽对应所述开孔设置，步骤“于所述成线槽的底部化铜以形成基铜层”还包括：于所述细线槽的底部填入部分所述基铜层以形成细线基铜层。步骤“于所述基铜层上设置电镀层”还包括：于所述细线基铜层上电镀形成所述电镀层，所述细线基铜层及设置于所述细线基铜层上的部
分所述电镀层组成所述极窄线路。
[0008]进一步地，所述极窄线路的线宽小于10微米。
[0009]进一步地，所述导电引线层的厚度与所述基铜层相同。
[0010]进一步地，步骤“于所述引线区设置导电引线层”包括：于所述基材层上设置第一干膜。曝光显影所述第一干膜以形成感光图样，所述感光图样贯穿设置有第一开窗，所述第一开窗对应所述引线区设置，部分所述基材层于所述第一开窗的底部露出。于所述第一开窗内化铜以形成所述导电引线层以及移除所述第一干膜。
[0011]进一步地，步骤“于所述线路区设置第一掩膜”包括：于所述导电引线层上设置第二干膜，所述第二干膜覆盖所述线路区及所述引线区以及曝光显影所述第二干膜以形成所述第一掩膜。
[0012]进一步地，步骤“于所述线路区设置第二掩膜”包括：于所述极窄线路图样上设置第三干膜，所述第三干膜覆盖所述线路区及所述引线区以及曝光显影所述第三干膜以形成所述第二掩膜，所述第二掩膜贯穿设有第二开窗，所述导电引线层于所述第二开窗的底部露出。
[0013]进一步地，还包括步骤：于所述极窄线路图样上设置防焊层。
[0014]进一步地，步骤“于所述基铜层上电镀以形成电镀层”之前还包括：于所述第一掩膜形成化铜层，部分所述化铜层填入所述成线槽内以形成所述基铜层以及蚀刻去除形成于所述第一掩膜上的所述化铜层。
[0015]相较于现有技术，相比于现有技术，本申请提供的具有极窄线路图样的电路板的加工方法通过分次形成导电引线层及极窄线路图样，然后再设置第二掩膜覆盖该极窄线路图样，最后蚀刻移除导电引线层，从而减少蚀刻过程中对该极窄线路图样的蚀刻，减少侧蚀对极窄线路造成的浮线问题。
附图说明
[0016]图1为本申请一实施例提供的基板的截面示意图。
[0017]图2为图1所示的基板设置开孔后的截面示意图(图3沿II
‑
II线的截面图)。
[0018]图3为图2所示的基板的俯视图。
[0019]图4为图2所示的基板设置第一干膜后的截面示意图。
[0020]图5为曝光显影图4所示的第一干膜后以形成感光图样后的截面示意图。
[0021]图6为图5所示的基板设置导电引线层后的截面示意图。
[0022]图7为移除图6所示的感光图样后的截面示意图(图8沿VII
‑
VII的截面图)。
[0023]图8为图7所示的导电引线层的俯视图。
[0024]图9为图8所示的导电引线层设置第二干膜后的截面示意图。
[0025]图10为曝光显影图9所示的第二干膜以形成第一掩膜后的截面示意图。
[0026]图11为图10所示的第一掩膜的线槽内设置基铜层后的截面示意图。
[0027]图12为图11所示的基铜层设置电镀层后的截面示意图。
[0028]图13为移除图12所示的第一掩膜后的截面示意图(图14沿XIII
‑
XIII的截面图)。
[0029]图14为图13所示的极窄线路图样的俯视图。
[0030]图15为图14所示的极窄线路图样设置第三干膜后的截面示意图。
[0031]图16为曝光显影图15所示的第三干膜后形成第二掩膜后的截面示意图。
[0032]图17为移除图16所示的导电引线层后的截面示意图。
[0033]图18为本申请一实施例提供的电路板的截面示意图。
[0034]主要元件符号说明
[0035]电路板
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
100
[0036]极窄线路图样
ꢀꢀꢀꢀꢀꢀꢀꢀ
10
[0037]导电垫
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
11
[0038]极窄线路
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
12
[0039]导电引线层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
30
[0040]基板
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
20
[0041]开孔
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
201
[0042]基材本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有极窄线路图样的电路板加工方法，其特征在于，包括步骤：提供一基板，所述基板包括基材层，所述基材层划分为线路区及除所述线路区外的引线区，所述基材层为ABF；于所述引线区设置导电引线层；于所述线路区设置第一掩膜，所述第一掩膜贯穿设有多个成线槽，部分所述基材层于所述成线槽的底部露出，所述导电引线层的端部连接所述成线槽；于所述成线槽的底部化铜以形成基铜层，所述基铜层的厚度小于所述成线槽的深度，所述基铜层连接所述导电引线层；于所述基铜层上电镀以形成电镀层，所述电镀层和所述基铜层组成极窄线路图样，所述极窄线路图样设于所述成线槽内；移除所述第一掩膜；于所述线路区设置第二掩膜，所述第二掩膜覆盖所述极窄线路图样；蚀刻移除所述导电引线层；以及移除所述第二掩膜，获得所述具有极窄线路图样的电路板。2.如权利要求1所述的加工方法，其特征在于，所述基板还包括铜箔层，所述铜箔层设置于所述基材层的一侧；所述极窄线路图样包括多个导电垫及连接于每相邻两个所述导电垫之间的极窄线路，步骤“于所述引线区设置导电引线层”之前还包括：于所述线路区设置开孔，部分所述铜箔层于所述开孔的底部露出；步骤“于所述成线槽的底部化铜以形成基铜层”还包括：于所述开孔内周填入部分所述基铜层以形成中空的基垫，所述基垫连接所述导电引线层；步骤“于所述基铜层上设置电镀层”还包括：于中空的所述基垫内填入部分所述电镀层，所述基垫及填入中空的所述基垫的部分所述电镀层组成导通体，所述导通体连接所述铜箔层和所述导电垫。3.如权利要求2所述的加工方法，其特征在于，所述成线槽包括细线槽及连通所述细线槽的粗线槽，所述粗线槽对应所述开孔设置，步骤“于所述成线槽的底部化铜以形成基铜层”还包括：于所述细线槽的底部填...

【专利技术属性】
技术研发人员：庄瑞槟，
申请(专利权)人：礼鼎半导体科技秦皇岛有限公司，
类型：发明
国别省市：