具有大纵横比圆柱形电容器的半导体器件及其制造方法技术

本发明专利技术公开具有大纵横比圆柱形电容器的半导体器件及其制造方法。所述大纵横比圆柱形电容器是不容易在防护环中产生阻挡物缺陷和损失的稳定结构。半导体器件包括圆柱形电容器结构、存储节点氧化物、防护环孔、导电层和覆盖氧化物。单元区域中的圆柱形电容器结构包括圆柱形下电极、电介质和上电极。存储节点氧化物位于半导体基板上的外围区域中。导电层涂覆在防护环孔中。防护环孔位于半导体基板上的外围区域中的与单元区域邻接的边界处。覆盖氧化物填充导电层内的一部分。间隙填充膜填充导电层内的剩余部分。

【技术实现步骤摘要】

本专利技术涉及半导体制造技术，更具体地说，涉及具有圆柱形电容器的半导体器件 及其制造方法。
技术介绍
目前的发展趋势为减小最小临界尺寸并获得更高的半导体器件集成度，这导致单 位单元(cell，又称为晶胞)的面积减小从而造成单元电容器的可用面积减小。无论单元电 容器的面积可以为多小，也仍需要在单元的电容器中保证单位单元所需的电容量。因此，已 经提出多种方法在有限的可用面积中形成具有高电容量的电容器。在这些方法中包括开发 高k电介质来保证高电容量的技术、以及稳定地形成如下电容器的方法S卩，当这些电容器 具有大的纵横比时不会在半导体器件中产生缺陷。然而，按照亚50nm设计规则的要求在半 导体器件中形成稳定的电容器结构是困难的。在本
中，已经提出了圆柱形电容器来保证每个单位单元具有大的电容器 面积，但是根据预定设计规则的平面面积的增加是有限的。因此，保证期望的电容量的唯一 方法是增加电容器的高度。在增加这种圆柱形电容器的高度的情况下，形成上电极之后单元区域与外围区 域之间的阶差(或高度差)变得更大，这需要沉积相对较厚的层间电介质。然而，在例如 CMP(化学机械抛光)等后续平坦化工序期间，圆柱形电容器由于层间电介质具有大的厚度 而受到不期望的应力，这使得圆柱形电容器容易断裂。此外，已经采用了仅对单元区域实施 浸出(dip-out)工序的圆柱形电容器结构，以在形成金属插塞期间减小CD(临界尺寸)偏 差。考虑到在对单元区域进行浸出工序之后单元区域和外围区域之间的阶差变小，可以减 少单元垫(cell mat)和上电容器电极之间的重叠量，从而使得每晶片的晶粒数(net die)J·日夕O根据上述传统技术，为了仅对单元区域进行浸出，需要在外围区域的与单元区域 邻接的边界形成防护环，以便在移除存储节点氧化物时保护外围区域中的存储节点氧化 物。也就是说，在移除存储节点氧化物期间不应该移除外围区域中的存储节点氧化物。然 而，如果该结构具有任何脆弱之处(例如，形成于外围区域的与单元区域邻接的边界处的 防护环具有缺陷)，则会在该处形成裂缝或者会在防护环与支撑膜之间的交界处产生隆起。 这样不能保护外围区域中的存储节点氧化物，并且执行湿式浸出工序时的氧化物蚀刻剂会 渗透到脆弱部分中；从而会对存储节点氧化物膜造成损坏。这种缺陷被称为阻挡物缺陷 (bunker defect) 0图Ia和图Ib示出在根据现有技术形成圆柱形电容器期间产生的缺陷。如图Ia 所示，当在形成于外围区域的与单元区域邻接的边界处的防护环中产生缺陷时，如虚线内 指示的部分所示，在执行湿式浸出工序期间蚀刻剂会渗透到其中，这会对存储节点氧化物 造成损坏。因此，当如上所述存储节点氧化物受到损坏时，在执行后续的多层金属(MLM)形成工序期间与上电极的顶部和位线都接触的金属触点会经历短路，这又会导致半导体器件 的缺陷操作并且还会降低半导体器件的良品率。
技术实现思路
本专利技术的各种实施例旨在提供如下半导体器件及其制造方法，该半导体器件能够 保护外围区域中的存储节点氧化物使其避免由于以下原因而受到损坏因为湿式蚀刻剂所 导致的存在于防护环中的裂缝，或者因为在湿式浸出工序期间存储节点氧化物和支撑膜之 间的界面被破坏；并且能够通过形成结构稳定的防护环来防止产生缺陷。具体地说，本专利技术 旨在提供如下半导体器件及其制造方法其中，半导体器件通过用对湿式蚀刻剂具有选择 性的间隙填充膜填充防护环内部来实现具有稳定结构的圆柱形电容器，以保护防护环使其 不具有阻挡物缺陷或损坏。一种半导体器件的制造方法包括在限定有单元区域和外围区域的半导体基板上 沉积存储节点氧化物和支撑膜；蚀刻所述支撑膜和所述存储节点氧化物，以在所述单元区 域中形成多个存储节点孔并在所述外围区域中形成防护环孔；在所述存储节点孔中形成多 个圆柱形下电极并且同时在所述防护环孔中形成导电层；沉积覆盖氧化物以填充所有所述 存储节点孔并且填充所述防护环孔的一部分；沉积间隙填充膜以填充所述防护环孔的剩余 部分；将所述单元区域中的多个下电极间隔开；将所述支撑膜图案化以移除所述单元区域 中的支撑膜；以及执行湿式浸出工序以移除所述单元区域中的存储节点氧化物，以形成圆 柱形下电极。优选地，所述方法还包括在所述圆柱形下电极上形成电介质；以及在所述电介 质上形成上电极。优选地，所述存储节点氧化物包括从如下群组中选择的单层膜、或者多层膜，所述 群组包括 PSG、BSG、BPSG、USG 和 TEOS。优选地，相对于所述存储节点氧化物而言，所述支撑膜在对抗被所述湿式浸出工 序移除方面具有更高的选择性。优选地，所述支撑膜包含从Si3N4、SiON和Si中选择的一种材料。优选地，所述防护环孔大于所述存储节点孔。优选地，所述防护环孔比所述存储节点孔大大约10nm。优选地，所述下电极包括如下材料TiN、TaN、WN、Pt、Ru或A1N，或所述材料的层压 品，或者由所述材料与Si、C、Al和Ge结合而形成的膜。优选地，所述覆盖氧化物包括低温二氧化硅、PSG基膜、或USG基膜。优选地，所述低温二氧化硅包括通过将O3添加到TDMAS中获得的SiO2膜、或者通 过将吡啶添加到HCD中获得的ALD SiO2膜。优选地，所述覆盖氧化物在室温至约400°C的温度范围内形成。优选地，沉积所述覆盖氧化物的步骤包括沉积所述覆盖氧化物来覆盖所述下电 极和所述导电层；以及执行湿式清洁工序来移除所述覆盖氧化物直至达到所述导电层的预 定上部为止。优选地，所述湿式清洁工序利用HF或BOE缓冲氧化物蚀刻剂。优选地，相对于所述存储节点氧化物而言，所述间隙填充膜在对抗被所述湿式浸5出工序移除方面具有更高的蚀刻选择性。优选地，所述间隙填充膜包括从由TiN、TaN, WN、Pt、Ru、TiSiN, TiSiCN、TiCN和 TiAlN构成的群组中选择的金属膜、或者从由Si3N4、SiON、SiBN、Si和SiGe构成的群组中选 择的硅基膜。优选地，所述下电极和所述间隙填充膜由相同的材料制成。优选地，所述下电极包括TiN膜。优选地，所述间隙填充膜包括TiN膜或Si3N4膜。优选地，利用CMP或回蚀工序来将所述存储节点间隔开。优选地，将所述支撑膜图案化为孔型或线型。优选地，利用单次型或分批型湿式清洁装置执行所述湿式浸出工序。优选地，所述湿式浸出工序利用BOE缓冲氧化物蚀刻剂。优选地，用清洁剂R、清洁剂N、FRD或FPM清洁工序在原位或在原位外执行所述湿 式浸出工序。优选地，所述电介质由A1203、ZrO2, HfO2, Ta2O5, TiO2, ST0(钛酸锶)、BST(钛酸锶 钡)、PZT(锆钛酸铅)等或者它们的多层膜来形成。优选地，所述上电极由TiN、TaN、W/WN、WN、Pt、Ru、或AlN形成，或者由它们的层压 品形成。优选地，在所述电介质上形成所述上电极的步骤包括移除所述外围区域中的支撑膜。一种半导体器件包括圆柱形电容器结构，其形成于半导体基板的单元区域中，所 述圆柱形电容器结构包括圆柱形下电极、电介质和上电极；存储节点氧化物，其形成于所述 半导体基板上的外围区域中；防护环，其形成于所述半导体基板上的所述外围区域的与所 述单元区域邻接的边界处，并且所述防护环形成于防护环孔中；覆盖氧化物，其填本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：在限定有单元区域和外围区域的半导体基板上沉积存储节点氧化物和支撑膜；蚀刻所述支撑膜和所述存储节点氧化物，以在所述单元区域中形成多个存储节点孔并在所述外围区域的与所述单元区域邻接的边界处形成防护环孔；在所述存储节点孔中形成多个圆柱形下电极并且同时在所述防护环孔中形成导电层；沉积覆盖氧化物，使所述覆盖氧化物完全填充所有所述存储节点孔并且填充所述防护环孔的一部分；沉积间隙填充膜以完全填充所述防护环孔的剩余部分；将所述单元区域中的多个下电极间隔开；将所述支撑膜图案化以移除所述单元区域中的支撑膜；以及执行湿式浸出工序以移除所述单元区域中的存储节点氧化物，以形成圆柱形下电极。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：朴哲焕，曹豪辰，李东均，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]