半导体装置制造方法及图纸

得到能够提高制造性的半导体装置。第1电路图案(5)在俯视观察时具有凹部(7)。第2电路图案(6)配置于凹部(7)。多个半导体芯片(4)接合至第1电路图案(5)之上。导线(8)将多个半导体芯片(4)的上表面电极与第2电路图案(6)连接。第2电路图案(6)的宽度随着从电流在第2电路图案(6)中流动的电流路径的上游到下游而增大。第1电路图案(5)在俯视观察时在凹部(7)的侧方具有台阶(9)，凹部(7)的宽度与第2电路图案(6)的宽度的增大相匹配地阶梯状增大。案(6)的宽度的增大相匹配地阶梯状增大。案(6)的宽度的增大相匹配地阶梯状增大。

【技术实现步骤摘要】
半导体装置


[0001]本专利技术涉及半导体装置。

技术介绍

[0002]提出了下述技术方案，即，为了防止热集中，将上下桥臂的半导体芯片和键合导线配置为以半导体装置的中心点为基准而点对称(例如，参照专利文献1)。
[0003]专利文献1：国际公开第2020/170553号
[0004]存在以下问题，即，在将多个半导体芯片并列配置时，难以确定芯片安装位置，制造性变差。

技术实现思路

[0005]本专利技术是为了解决上述的课题而提出的，其目的在于得到能够提高制造性的半导体装置。
[0006]本专利技术涉及的半导体装置的特征在于，具有：第1电路图案，其在俯视观察时具有凹部；第2电路图案，其配置于所述凹部；多个半导体芯片，其接合至所述第1电路图案之上；以及导线，其将所述多个半导体芯片的上表面电极与所述第2电路图案连接，所述第2电路图案的宽度随着从电流在所述第2电路图案中流动的电流路径的上游到下游而增大，所述第1电路图案在俯视观察时在所述凹部的侧方(side)具有台阶，所述凹部的宽度与所述第2电路图案的宽度的增大相匹配地阶梯状增大。
[0007]专利技术的效果
[0008]在本专利技术中，第1电路图案在俯视观察时在凹部的侧方具有台阶，凹部的宽度与第2电路图案的宽度的增大相匹配地阶梯状增大。由于能够在将半导体芯片接合至第1电路图案之上时以台阶作为标识来确定芯片安装位置，所以能够提高制造性。
附图说明
[0009]图1是表示实施方式1涉及的半导体装置的俯视图。
[0010]图2是实施方式1涉及的半导体装置的电路图。
[0011]图3是将实施方式1涉及的半导体装置的一部分放大的俯视图。
[0012]图4是表示实施方式2涉及的半导体装置的俯视图。
[0013]图5是表示实施方式3涉及的半导体装置的俯视图。
[0014]图6是沿图5的I
‑
II的剖面图。
具体实施方式
[0015]参照附图，对实施方式涉及的半导体装置进行说明。对于相同或相应的结构要素标注相同的标号，有时省略重复说明。
[0016]实施方式1
[0017]图1是表示实施方式1涉及的半导体装置的俯视图。图2是实施方式1涉及的半导体装置的电路图。在壳体1的内部设置有绝缘基板2。在绝缘基板2之上设置有多个半导体芯片3和多个半导体芯片4。半导体芯片3的集电极与壳体1的电极C1连接。半导体芯片3的发射极、半导体芯片4的集电极与电极C2E1连接。半导体芯片4的发射极与电极E2连接。此外，虽然省略图示，但壳体1的内部由封装材料封装，在壳体1的上方设置有盖。
[0018]半导体芯片3是将反向并联连接的开关元件Tr1和续流元件Di1单元件化的半导体芯片。半导体芯片4是将反向并联连接的开关元件Tr2和续流元件Di2单元件化的半导体芯片。由于如上述所示将2个元件进行单元件化，所以有助于小型化。开关元件Tr1、Tr2例如是IGBT，但也可以是MOSFET等。
[0019]图3是将实施方式1涉及的半导体装置的一部分放大的俯视图。在绝缘基板2的上表面设置有第1电路图案5和第2电路图案6。第1电路图案5在俯视观察时具有凹部7。第2电路图案6配置于凹部7。
[0020]多个半导体芯片4沿凹部7的侧方并列配置，接合至第1电路图案5之上。2个半导体芯片4的半导体芯片对隔着凹部7而相对。半导体芯片4的上表面电极是发射极电极，通过导线8与第2电路图案6连接。半导体芯片4的下表面电极是集电极(collector)电极(electrode)，通过焊料等与第2电路图案6连接。因此，多个半导体芯片4彼此并联连接。
[0021]从多个半导体芯片4的发射极输出的电流从图3的第2电路图案6的右侧朝向左侧流动之后，流到图1的电极E2。第2电路图案6的宽度随着从电流在该第2电路图案6中流动的电流路径的上游到下游而增大。因此，由流过第2电路图案6的大电流导致的电压下降随着从路径的上游到下游而增大。由此，能够使寄生电感均匀，因此能够得到芯片之间的电特性的平衡。进而，由于上游的图案宽度小，所以装置小型化。
[0022]另外，第1电路图案5在俯视观察时在凹部7的侧方具有台阶9，凹部7的宽度与第2电路图案6的宽度的增大相匹配地阶梯状增大。由于能够在将半导体芯片4接合至第1电路图案5之上时以台阶9为标识来确定芯片安装位置，所以能够提高制造性。此外，并非必须在所有的半导体芯片4之间都存在台阶9。并非必须在凹部7的两侧都存在台阶9，也可以仅在一侧设置台阶9。
[0023]另外，分别与隔着凹部7而成对的半导体芯片4连接的导线8在直线上进行导线键合。由此，导线长度变得最小，因此能够抑制导线8的温度上升。
[0024]另外，隔着凹部7而成对的半导体芯片4以第2电路图案6为中心而对称地配置。由此，能够保持二者的配线电感的平衡，因此能够降低半导体装置的噪声。
[0025]实施方式2
[0026]图4是表示实施方式2涉及的半导体装置的俯视图。如果相邻的半导体芯片4彼此倾斜地接合，则对散热性和可靠性造成影响。与此相对，在本实施方式中，在相邻的半导体芯片4之间分别配置有台阶9。因此，在接合半导体芯片4时通过以台阶9为标识，从而能够防止相邻的半导体芯片4倾斜地接合。
[0027]实施方式3
[0028]图5是表示实施方式3涉及的半导体装置的俯视图。图6是沿图5的I
‑
II的剖面图。一根导线8在电流路径的最上游分别与隔着凹部7而成对的半导体芯片4连接，仅与第2电路图案6的1个部位进行缝焊连接。由此，第2电路图案6的导线键合部位为1个，因此与导线键
合为2个部位的情况相比能够使第2电路图案6的图案宽度窄幅化。
[0029]此外，半导体芯片3、4不限于由硅形成的半导体芯片，也可以是由带隙大于硅的宽带隙半导体形成的半导体芯片。宽带隙半导体是例如碳化硅、氮化镓类材料或金刚石。由这样的宽带隙半导体形成的半导体芯片的耐压性以及容许电流密度高，所以能够小型化。通过使用该小型化的半导体芯片，从而组装有该半导体芯片的半导体装置也能够小型化、高集成化。另外，由于半导体芯片的耐热性高，所以能够使散热器的散热鳍片小型化，能够将水冷部进行风冷化，因此能够使半导体装置进一步小型化。另外，由于半导体芯片的电力损耗低、效率高，所以能够使半导体装置高效率化。
[0030]以上，对优选的实施方式等进行了详细说明，但不限于上述的实施方式等，能够在不脱离权利要求书所记载的范围的状态下对上述的实施方式等进行各种变形及置换。以下，将本专利技术的各方式作为附记而集中记载。
[0031](附记1)
[0032]一种半导体装置，其特征在于，具有：
[0033]第1电路图案，其在俯视观察时具有凹部；
[0034]第2电路图案，其配置于所述凹部；
[0035]多个半导体芯片，其接合至所述第1电路图案之上；以及
[0036]导线，其将所述多本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，具有：第1电路图案，其在俯视观察时具有凹部；第2电路图案，其配置于所述凹部；多个半导体芯片，其接合至所述第1电路图案之上；以及导线，其将所述多个半导体芯片的上表面电极与所述第2电路图案连接，所述第2电路图案的宽度随着从电流在所述第2电路图案中流动的电流路径的上游到下游而增大，所述第1电路图案在俯视观察时在所述凹部的侧方具有台阶，所述凹部的宽度与所述第2电路图案的宽度的增大相匹配地阶梯状增大。2.根据权利要求1所述的半导体装置，其特征在于，所述多个半导体芯片沿所述凹部的侧方而并列配置，在相邻的所述半导体芯片之间配置有所述台阶。3.根据权利要求1或2所述的半导体装置...

【专利技术属性】
技术研发人员：清水康贵，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：