一种多值化逻辑电路、相关电路的实现方法及装置和应用制造方法及图纸

本发明专利技术公开了一种多值化逻辑电路、相关电路的实现方法及装置和应用。该多值化逻辑电路包括：多电源及供电连接的多比特存储器；通过使用多电压的多比特存储器来保存多进制数字数据；所述多比特存储器使用多电源电路进行多比特化。本发明专利技术通过引入多值化逻辑电路和多比特存储器，不使用2个数值的二进制数据，而使用3进制、4进制、n进制的多值化运算，可以实现对多进制数据的处理能力提升。进一步可以实现以存储器为基础的可编程逻辑电路的多值化运算，提高处理能力和数据处理效率。另外，本发明专利技术提供一种使用多值化逻辑电路实现以存储器为基础的可编程逻辑电路在量子计算中的应用，不需要超低温环境，可以在常温下进行多值化运算。可以在常温下进行多值化运算。可以在常温下进行多值化运算。

【技术实现步骤摘要】
一种多值化逻辑电路、相关电路的实现方法及装置和应用


[0001]本专利技术涉及数字逻辑电路
，更具体的说是涉及一种多值化逻辑电路、相关电路的实现方法及装置和应用。

技术介绍

[0002]目前，逻辑电路由2个数值(0和1)的二进制数据运算的组合构成。不仅是逻辑电路，连存储装置(存储器)也同样保存的是2值数据。
[0003]如图1所示，这样的NAND电路的情况，用二进制数进行运算的话，可以对应成4状态的真值表。此时，“1”＝VDD，“0”＝GND，2个电压用“1”和“0”来表示。
[0004]图2这样的SRAM电路，也是使用二进制数存储数据。此时，“1”＝VDD，“0”＝GND，2个电压用“1”和“0”来表示。1个存储器元素记忆1比特的数据。
[0005]到现在为止，因为数字电路只使用2个电源(VDD，GND)，只能用“1”和“0”来表示，也只能操作2进制数据。但是近年来，对于庞大的数据量使用2进制数比特来构成，使得系统大规模化，因此处理能力发生大幅恶化，使用二进制数据进行处理限制了系统的处理能力。

技术实现思路

[0006]有鉴于此，本专利技术提供了一种多值化逻辑电路、相关电路的实现方法及装置和应用。本专利技术旨在解决传统数字电路处理能力受限的问题，通过引入多值化逻辑电路和多比特存储器，实现对多进制数据的处理能力提升。
[0007]为了实现上述目的，本专利技术采用如下技术方案：
[0008]第一方面，本专利技术实施例提供一种多值化逻辑电路，包括：多电源及供电连接的多比特存储器；通过使用多电压的多比特存储器来保存多进制数字数据；所述多比特存储器使用多电源电路进行多比特化。
[0009]进一步地，所述多比特存储器元素将(n/m)VDD级别的电压做为模拟信号来保存。
[0010]进一步地，所述多比特存储器使用微小电容和浮动门电路进行构建。
[0011]进一步地，所述多比特存储器元素将(n/m)VDD、(n/m)
‑
VSS级别的电压做为模拟信号来保存。
[0012]进一步地，所述多比特存储器的一个元素中存储分割电压数据种类个数据。
[0013]第二方面，本专利技术还提供一种可编程逻辑电路的实现方法，使用如第一方面实施例任一项所述的多值化逻辑电路，该实现方法包括：
[0014]S10、使用多电压的多比特存储器保存多进制数字数据；
[0015]S20、将多比特存储器元素的电容构造为浮动门和微小电容的组合，通过多电源电路实现多比特化存储；
[0016]S30、利用选择电路选择输入电压，并通过浮动门构造的电容保存被选择的电压；
[0017]S40、在断开选择信号后，浮动门构造的电容保持保存的电压，并作为模拟输出信号对外输出。
[0018]第三方面，本专利技术又提供一种可编程逻辑电路的实现装置，使用如第一方面实施例任一项所述的多值化逻辑电路，该实现装置包括：
[0019]多比特存储器保存模块，用于使用多电压的多比特存储器保存多进制数字数据；
[0020]多比特化存储模块，用于将多比特存储器元素的电容构造为浮动门和微小电容的组合，通过多电源电路实现多比特化存储；
[0021]选择输入电压模块，用于利用选择电路选择输入电压，并通过浮动门构造的电容保存被选择的电压；
[0022]输出信息输出模块，用于在断开选择信号后，浮动门构造的电容保持保存的电压，并作为模拟输出信号对外输出。
[0023]第四方面，本专利技术再提供一种使用多值化逻辑电路实现以存储器为基础的可编程逻辑电路在量子计算中的应用。
[0024]本专利技术中第二方面至第四方面的描述，可以参考第一方面的详细描述；并且，第二方面至第四方面的描述的有益效果，可以参考第一方面的有益效果分析，此处不再赘述。
[0025]经由上述的技术方案可知，与现有技术相比，本专利技术公开提供了一种多值化逻辑电路，包括：多电源及供电连接的多比特存储器；通过使用多电压的多比特存储器来保存多进制数字数据；所述多比特存储器使用多电源电路进行多比特化。本专利技术通过引入多值化逻辑电路和多比特存储器，不使用2个数值的二进制数据，而使用3进制、4进制、n进制的多值化运算，可以实现对多进制数据的处理能力提升。
[0026]进一步可以实现以存储器为基础的可编程逻辑电路的多值化运算，提高处理能力和数据处理效率。另外，本专利技术提供一种使用多值化逻辑电路实现以存储器为基础的可编程逻辑电路在量子计算中的应用，不需要超低温环境，可以在常温下进行多值化运算。
附图说明
[0027]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0028]图1为现有技术NAND电路中逻辑门电路的CMOS晶体管电路和真值表示意图；
[0029]图2为现有技术SRAM电路的结构示意图；
[0030]图3为本专利技术实施例提供的多电源多比特存储器的原理图；
[0031]图4a为本专利技术实施例提供的浮动门构造概略图；
[0032]图4b为本专利技术实施例提供的电荷阱构造概略图；
[0033]图5为本专利技术实施例提供的存放多比特数据的多比特存储器结构图；
[0034]图6为本专利技术实施例提供的负电源多比特存储器的原理图；
[0035]图7为本专利技术实施例提供的一种可编程逻辑电路的实现方法流程图；
[0036]图8为本专利技术实施例提供的一种可编程逻辑电路的实现装置的框图；
[0037]图9为本专利技术实施例提供的MLUT部分使用多比特存储器代替的示意图；
[0038]图10为实现以多比特存储器为基础的可编程逻辑芯片MPGA的构造图。
具体实施方式
[0039]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0040]实施例1：
[0041]参照图3所示，本专利技术实施例提供一种多值化逻辑电路，包括：多电源及供电连接的多比特存储器；使用多电压的多比特存储器来保存多进制数字数据；其中的多比特存储器使用多电源电路来进行多比特化。
[0042]多比特存储器元素将(n/m)VDD级别的电压做为模拟信号来保存。其中，m表示多电源电压分成几个电压，n表示第几个电压；n/m表示用n除以m；
[0043](n/m)VDD表示n除以m后再乘以VDD。
[0044]例如把GND(0V)到VDD(4V)电压分成4个，
[0045]那么第1个电压是(1/4)*4＝1V；第2个电压是(2/4)本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多值化逻辑电路，其特征在于，包括：多电源及供电连接的多比特存储器；通过使用多电压的多比特存储器来保存多进制数字数据；所述多比特存储器使用多电源电路进行多比特化。2.根据权利要求1所述的一种多值化逻辑电路，其特征在于，所述多比特存储器元素将(n/m)VDD级别的电压做为模拟信号来保存。3.根据权利要求1所述的一种多值化逻辑电路，其特征在于，所述多比特存储器使用微小电容和浮动门电路进行构建。4.根据权利要求1所述的一种多值化逻辑电路，其特征在于，所述多比特存储器元素将(n/m)VDD、(n/m)
‑
VSS级别的电压做为模拟信号来保存。5.根据权利要求2或4所述的一种多值化逻辑电路，其特征在于，所述多比特存储器的一个元素中存储分割电压数据种类个数据。6.一种可编程逻辑电路的实现方法，其特征在于，使用如权利要求1
‑
5任一项所述的多值化逻辑电路，该实现方法包括：S10、使用多电压的多比特存储器保存多进...

【专利技术属性】
技术研发人员：孙京航，胜满德，福岛庆多，
申请(专利权)人：长沙市东方芯科技有限责任公司，
类型：发明
国别省市：