一种可编程逻辑电路实现方法、装置及电路制造方法及图纸

本发明专利技术公开了一种可编程逻辑电路实现方法、装置及电路，属于数字逻辑电路领域。首先确定可编程逻辑电路中所需的门电路；然后计算每个门电路的真值表，将真值表配置到存储器中，这样存储器的输入和输出与真值表相同，最后将配置完成的存储器构成可编程逻辑电路。本发明专利技术方案相当于用存储器替换门电路，当替换后，在时序验证时，由于存储器内部不存在计算过程，因此只要接收到输入就能输出，大大降低了时序验证时间。此外，存储器中不存在半导体和金属配线，因此不会额外消耗电流，降低了电流成本。降低了电流成本。降低了电流成本。

【技术实现步骤摘要】
一种可编程逻辑电路实现方法、装置及电路


[0001]本专利技术涉及数字逻辑电路领域，特别地，涉及一种可编程逻辑电路实现方法、装置及电路。

技术介绍

[0002]现有的半导体集成电路中的数字逻辑电路方式是由晶体管构成的门电路(称作门)做为单元，在配线层将门电路连接起来，从而实现数字电路的功能。
[0003]其设计过程为：使用被称为RTL(Resistor Transfer Language)设计的程序语言进行逻辑设计，并使用仿真器对设计的逻辑进行验证。然后使用设计工具从RTL语言到门电路级别进行逻辑变换。再次使用仿真器进行机能验证和时序验证。然后为了制作光罩进行布局布线设计。这样在进行门电路设计时进行2次逻辑验证，另外，为了实现逻辑功能对计算出的多段连接门电路的延迟时序进行验证。当门电路数增加时，连接的信号配线会呈指数级增加，所以时序计算的运算数会大幅度增加，需要的验证时间也就增加很多。
[0004]另外，在FPGA中，由于该结构而引起的动作消耗电流的增加成了问题。结构原因是指FPGA使用软件实现逻辑电路时，需要很多半导体开关和多层金属配线。半导体开关的寄生导通电阻成分和因多层金属配线的寄生电容成分所产生寄生延迟电路导致动作速度降低和因充放电电流引起的消耗浪费电流，大大增加了动作消耗电流。

技术实现思路

[0005]为了克服现有技术的不足，本专利技术提供一种可编程逻辑电路实现方法、装置及电路，以解决现有数字逻辑电路时序验证所需时间较长且消耗电流过大的问题。
[0006]本专利技术解决其技术问题所采用的技术方案是：
[0007]第一方面，提供一种可编程逻辑电路实现方法，包括以下步骤：
[0008]确定可编程逻辑电路中所需的门电路；
[0009]计算每个门电路的真值表；
[0010]将所述真值表配置到存储器中，以使所述存储器的输入和输出与所述真值表相同；
[0011]采用所述存储器构成所述可编程逻辑电路。
[0012]进一步地，所述存储器带有输入地址和输出数据；当接收到对所述可编程逻辑电路的编程数据时，根据编程数据获取所需的目标存储器及其输入地址以及各目标存储器的连接顺序；
[0013]根据所述连接顺序将上一目标存储器的输出数据输入到下一目标存储器的输入地址中。
[0014]第二方面，一种可编程逻辑电路实现装置，包括：
[0015]门电路确定模块，用于确定可编程逻辑电路中所需的门电路；
[0016]真值表计算模块，用于计算每个门电路的真值表；
[0017]存储器配置模块，用于将所述真值表配置到存储器中，以使所述存储器的输入和输出与所述真值表相同；
[0018]电路构成模块，用于采用所述存储器构成所述可编程逻辑电路。
[0019]第三方面，提供一种可编程逻辑电路，采用如第一方面提供的技术方案中任一项所述的可编程逻辑电路实现方法构成以存储器为基础的可编程逻辑电路。
[0020]进一步地，所述可编程逻辑电路中包括双方向存储器，所述双方向存储器包括两个输入地址和两个输出数据，所述两个输入地址和两个输出数据可以实现双方向传输信号。
[0021]进一步地，所述双方向存储器包括两个真值表完全相同的单存储器，其中一个单存储器能够实现从前到后的信号传输，另一个单存储器能够实现从后到前的信号传输；
[0022]两个单存储器的输入地址作为所述双方向存储器的两个不同方向的输入地址；两个单存储器的输出数据作为所述双方向存储器的两个不同方向的输出数据。
[0023]进一步地，所述可编程逻辑电路中包括4方向存储器，所述4方向存储器包括四个输入地址和四个输出数据。
[0024]进一步地，所述4方向存储器包括两个真值表完全相同的单存储器，每个单存储器包括两个方向不同的输入地址和两个方向不同的输出数据，所述4方向存储器其中一个单存储器的输入地址和输出数据的方向与另一个单存储器的输入地址和输出数据的方向不同；
[0025]两个单存储器的输入地址作为所述4方向存储器的四个不同方向的输入地址；两个单存储器的输出数据作为所述4方向存储器的四个不同方向的输出数据。
[0026]进一步地，所述可编程逻辑电路中包括8方向存储器，所述8方向存储器包括八个输出数据和输入地址；
[0027]所述8方向存储器包括两个真值表完全相同的单存储器，每个单存储器包括四个方向不同的输入地址和四个方向不同的输出数据，所述8方向存储器中一个单存储器的输入地址和输出数据的方向与另一单存储器的输入地址和输出数据的方向不同；
[0028]两个单存储器的输入地址作为所述8方向存储器的八个不同方向的输入地址；两个单存储器的输出数据作为所述8方向存储器的八个不同方向的输出数据。
[0029]进一步地，所述存储器包括反馈配线，所述反馈配线为所述存储器的输出数据配线到输入地址。
[0030]有益效果：
[0031]本专利技术技术方案提供一种可编程逻辑电路实现方法、装置及电路，首先确定可编程逻辑电路中所需的门电路；然后计算每个门电路的真值表，将真值表配置到存储器中，这样存储器的输入和输出与真值表相同，最后将配置完成的存储器构成可编程逻辑电路。本专利技术方案相当于用存储器替换门电路，当替换后，在时序验证时，由于存储器内部不存在计算过程，因此只要接收到输入就能输出，大大降低了时序验证时间。此外，存储器中不存在半导体和金属配线，因此不会额外消耗电流，降低了电流成本。
附图说明
[0032]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现
有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0033]图1是本专利技术实施例提供的一种可编程逻辑电路实现方法流程图；
[0034]图2是本专利技术实施例提供的一种可编程逻辑电路实现装置结构示意图；
[0035]图3是本专利技术实施例提供的一种存储器输入地址和输出数据结构示意图；
[0036]图4是本专利技术实施例提供的一种双方向存储器连接结构示意图；
[0037]图5是本专利技术实施例提供的一种双方向存储器结构示意图；
[0038]图6是本专利技术实施例提供的一种4方向存储器连接结构示意图；
[0039]图7是本专利技术实施例提供的一种4方向存储器结构示意图；
[0040]图8是本专利技术实施例提供的一种8方向存储器连接结构示意图；
[0041]图9是本专利技术实施例提供的一种8方向存储器结构示意图；
[0042]图10是本专利技术实施例提供的一种反馈配线结构示意图。
具体实施方式
[0043]为使本申请的目的、技术方案和优点更加清楚，下面结合附图和实施例对本专利技术的技术方案进行详细的描述说明。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可编程逻辑电路实现方法，其特征在于，包括以下步骤：确定可编程逻辑电路中所需的门电路；计算每个门电路的真值表；将所述真值表配置到存储器中，以使所述存储器的输入和输出与所述真值表相同；采用所述存储器构成所述可编程逻辑电路。2.根据权利要求1所述的方法，其特征在于：所述存储器带有输入地址和输出数据；当接收到对所述可编程逻辑电路的编程数据时，根据编程数据获取所需的目标存储器及其输入地址以及各目标存储器的连接顺序；根据所述连接顺序将上一目标存储器的输出数据输入到下一目标存储器的输入地址中。3.一种可编程逻辑电路实现装置，其特征在于，包括：门电路确定模块，用于确定可编程逻辑电路中所需的门电路；真值表计算模块，用于计算每个门电路的真值表；存储器配置模块，用于将所述真值表配置到存储器中，以使所述存储器的输入和输出与所述真值表相同；电路构成模块，用于采用所述存储器构成所述可编程逻辑电路。4.一种可编程逻辑电路，其特征在于：采用如权利要求1
‑
2任一项所述的可编程逻辑电路实现方法构成以存储器为基础的可编程逻辑电路。5.根据权利要求4所述的可编程逻辑电路，其特征在于：所述可编程逻辑电路中包括双方向存储器，所述双方向存储器包括两个输入地址和两个输出数据，所述两个输入地址和两个输出数据可以实现双方向传输信号。6.根据权利要求5所述的可编程逻辑电路，其特征在于：所述双方向存储器包括两个真值表完全相同的单存储器，其中一个单存储器能够实现从前到后的信号传输，另一个单存储器能够实现从后到前的信号传输；...

【专利技术属性】
技术研发人员：孙京航，勝满德，福岛庆多，
申请(专利权)人：长沙市东方芯科技有限责任公司，
类型：发明
国别省市：