一种基于可编程器件的冗余容错计算机数据表决电路制造技术

本发明专利技术提供一种基于可编程器件的冗余容错计算机表决电路，包括表决状态同步通讯电路，表决状态寄存器电路，表决状态同步等待电路，表决输出电路等，当冗余容错计算机上电复位同步后，每个计算机执行一步程序任务，需要通过表决状态同步通讯电路向表决状态寄存器写入表决数据，由表决状态同步等待电路和表决输出电路输出表决后的数据结果，再经过表决状态同步通讯电路向每个计算机发送。该基于可编程器件的冗余容错计算机数据表决电路，解决了冗余容错计算机数据表决的实时控制问题，实现了冗余容错计算机数据表决智能管理，减轻了冗余容错计算机任务负担，保证了冗余容错计算机数据和程序运行的高可靠性。

【技术实现步骤摘要】

本专利技术涉及电子计算机和自动化控制技术，基于可编程逻辑器件设计了低成本 的、灵活性的、模块化的和开放性的一种基于可编程器件的冗余容错计算机数据表决电路， 解决了冗余容错计算机数据表决的实时控制问题，实现了冗余容错计算机数据表决智能管 理，保证冗余容错计算机数据表决高可靠性。
技术介绍
自六十年代，随着计算机在一些重要领域的应用，计算机的失效会造成巨大的损 失，具有故障检测和诊断等功能的余度容错高可靠控制系统开始在航天航空等领域应用。 到七十年代，采用比较技术和冗余容错技术的余度容错高可靠系统，应用于通讯和航天等 领域，具备了备份功能、自检功能、自恢复功能，并且一些具有代表性的大型容错冗余系统 也在此期间研制成功。近年来，微电子技术的飞速发展使得嵌入式控制系统广泛应用各个 领域，传统构架的容错高可靠控制系统不能满足在航空航天、国防军工、工业生产、安全控 制等重要领域嵌入式控制系统应用需求，而可编程逻辑器件加载多个微处理器核的技术发 展，为可编程逻辑器件设计容错嵌入式控制系统提供了条件。现场可编程芯片是指由用户编程来实现所需功能的专用集成电路，采用可编程门 阵列(Field Programmable Gate Array)技术，即由逻辑功能块排列成阵列组成，并由可编 程的互连资源连接这些逻辑功能块实现所需的设计。目前现场可编程芯片规模做得很大， 随着内嵌处理器核技术应用，实现的功能更强，设计的灵活性更大。基于可编程器件的冗余容错计算机数据表决电路用于容错计算机，国内未见相关 的产品和相关专利。
技术实现思路
本专利技术的目的在于提供一种低成本的、灵活性的、模块化的和开放性的基于可编 程器件的冗余容错计算机数据表决电路，用于冗余容错计算机，解决了冗余容错计算机数 据表决的实时控制问题，实现了冗余容错计算机数据表决智能管理，保证了冗余容错计算 机数据表决高可靠性。基于可编程逻辑器件冗余容错计算机数据表决的电路系统结构见附图1，包括数 据表决软滤波电路，数据表决冗余状态寄存器电路，数据表决冗余同步等待电路，数据表决 冗余表决输出电路，表决状态步记录器电路等，冗余容错计算机数据表决过程由该电路进 行监控，通过数据表决软滤波电路，每个计算机向数据表决冗余状态寄存器写入数据表决 状态，数据表决冗余同步等待电路控制同步等待时间，由数据表决冗余表决输出电路向每 个计算机输出数据表决控制命令位，启动主程序运行，在主程序运行时由表决状态步记录 器实时检测每个计算机的运行进程状态，实现冗余容错计算机中失步通道的切除。数据表决同步通讯电路见附图2，共包含N个通路，每个通路由可编程逻辑单元设 计的数据表决同步通讯滤波电路和同步通讯时钟电路与数据交互电路组成，同步通讯滤波电路主要屏蔽无效状态的有效杂波，同步通讯时钟保证表决信号的同步一致性。数据表决冗余状态寄存器电路结构见附图3，由可编程逻辑单元设计的寄存器，分别存放计算机I表决数据信号，计算机II表决数据信号，……计算机N表决数据信号.数据表决冗余同步等待电路见附图4，由可编程逻辑单元设计比较电路与数据表决冗余状态寄存器状态比较，如果还没有完全写入会启动可编程逻辑单元设计的冗余同步等待时间计数器，在规定的时间内等待未写入复位状态，超出等待时间则认为该复位状态 无效，启动冗余表决输出电路。数据表决冗余表决输出电路工作原理见附图5，冗余表决输出电路等待数据表决冗余同步等待电路请求信号就会对计算机I，计算机II……计算机N表决状态进行表决，如果为N取M的同步表决时，则N个计算机中有M个计算机都有效时该系输出数据表决有效 信号，当N个计算机中有N-M个计算机无效时该系输出数据表决无效信号。对模拟量的采集，传感器一般都采用多个，传感器采集来的数据相互之间会有一定的误差，如果这类数据采用上述简单数字量的表决方式就会带来大量的虚警信号，大大降低系统性能。对于这类数字化的模拟信号，采用以下方法进行比较。定义一个闸值向量 库，对于每一个需要来自不同性质的传感器，各自都有自己的变量标识，对于每种传感器可 以定义属于该类传感器自己的允许误差范围，如果需要表决的模拟量数字化的值之差的绝 对值小于该传感器允许的误差范围，认为这两个传感器没有问题，如果大于该传感器指定 的误差范围，就可以判断传感器中可能出现了问题。钝化值是指该值对计算机运行产生的 负面影响较小的传感器数值。允许输入误差范围是输入到计算机内部的允许误差。在通过 了闸值范围检验后，数字信号量将取平均值后输出结果，数据表决带误差范围的表决器见 附图6。如果未通过误差比较，则将该类型的钝化值作为输出结果直接输出。主控机和监控 机输入的变量是表决后的同一变量值。本专利技术实施的有益效果在于，基于可编程逻辑器件设计了低成本的、灵活性的、模块化的和开放性的冗余容错计算机数据表决的电路，解决了冗余容错计算机数据表决的实时控制问题，实现了冗余容错计算机数据表决智能管理，保证了冗余容错计算机数据表 决高可靠性。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，并不构成对本专利技术的限定。在附图中图1可编程设计的冗余容错计算机数据表决的电路系统结构；图2数据表决同步通讯电路；图3数据表决冗余状态寄存器电路结构；图4数据表决冗余同步等待电路流程框图；图5数据表决冗余表决输出电路工作原理；图6数据表决带误差范围的表决器具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚明白，下面结合实施方式和附图，对本专利技术做进一步详细说明。在此，本专利技术的示意性实施方式及其说明用于解释本专利技术，但并 不作为对本专利技术的限定。本实施例提供基于可编程器件FPGA设计的冗余容错计算机数据表决的电路，解决了冗余容错计算机数据表决的实时控制问题，实现了冗余容错计算机数据表决智能管 理，保证了冗余容错计算机数据表决高可靠性。采用可编程门阵列(Field Programmable Gate Array-FPGA)技术，即由逻辑功能 块排列成阵列组成，并由可编程的互连资源连接这些逻辑功能块实现所需的设计。利用电 子设计自动化EDA工具，采用可编程器件，通过设计芯片来实现系统功能，这种基于芯片的 设计方法，能够由设计者定义器件的内部逻辑和管脚，将原来由电路板设计完成的大部分 工作放在芯片中设计进行，不仅通过芯片设计来实现多种数字逻辑系统功能，而且大大减 少了电路图设计和电路板设计的工作量和难度，增强设计灵活性，提高了工作效率。数据表决同步通讯电路，数据表决冗余状态寄存器电路，数据表决冗余同步等待 电路，数据表决冗余表决输出电路等功能模块是基于Altra公司的EPM3128ATI64可编程器 件设计的，基于可编程逻辑器件设计了低成本的、灵活性的、模块化的和开放性的冗余容错 计算机数据表决的电路。以上所述的具体实施方式，对本专利技术的目的、技术方案和有益效果进行了进一步 详细说明，所应理解的是，以上所述仅为本专利技术的具体实施方式而已，并不用于限定本专利技术 的保护范围，凡在本专利技术的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含 在本专利技术的保护范围之内。权利要求一种基于可编程器件的冗余容错计算机数据表决电路，其特征在于包括表决数据同步通讯电路，表决状态寄存器电路，表决状态同步等待电路，表本文档来自技高网...

【技术保护点】
一种基于可编程器件的冗余容错计算机数据表决电路，其特征在于：　　包括表决数据同步通讯电路，表决状态寄存器电路，表决状态同步等待电路，表决状态表决输出电路等，当冗余容错计算机数据表决同步后，每个计算机执行一步程序任务，需要通过表决数据同步通讯电路向表决状态寄存器写入表决状态，由表决状态同步等待电路以及表决状态表决输出电路控制冗余容错计算机的进程。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱纪洪，孙磊，王飞，张应洪，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[中国|北京]