具有内嵌沟道二极管的平面分离栅SiCMOSFET制造技术

本发明专利技术公开了一种具有内嵌沟道二极管的平面分离栅SiC MOSFET，属于半导体技术领域。该SiC MOSFET结构为分离栅极结构，在平面器件结构的基础上，内嵌了源极多晶硅结构，并与源极金属直接接触。通过在传统平面结构的基础上内嵌的源极多晶硅，使得器件的JFET区域变短，器件导通电阻增大。故为了降低器件的导通电阻，在栅极下方的JFET区域的浓度调大，宽度调大。正向导通时，相比于传统器件的两个导电沟道，本结构具有四个导电沟道。续流二极管的反向导通电压小于体二极管的反向导通电压，避免了体二极管的开启，降低了系统损耗。同时，避免了传统器件存在的双极退化效应，提高了器件的可靠性。可靠性。可靠性。

【技术实现步骤摘要】
具有内嵌沟道二极管的平面分离栅SiC MOSFET


[0001]本专利技术涉及具有内嵌沟道二极管的平面分离栅SiC MOSFET，属于半导体


技术介绍

[0002]碳化硅(silicon carbide，SiC)材料相比于硅材料具有明显的优势，主要包括：SiC材料的禁带宽度大，大约是硅材料的三倍；热导率高，大约是硅材料的三倍；击穿电场高，大约是硅材料的十倍；饱和载流子漂移速度大，大约是硅材料的两倍。这些优异的物理性能，使得SiC MOSFET在高压、高温和高开关频率方面显示出巨大的应用前景，尤其是在轨道交通、新能源汽车、光伏发电、航空航天等领域具有广阔前景，是近年来功率电子研究的重点和热点。
[0003]在许多应用中，MOSFET的体二极管总是用作续流二极管，可以显著降低系统成本。然而传统的SiC MOSFET器件的寄生体二极管不适合用作续流二极管，因为以下两个主要原因：第一个问题是SiC的宽带隙特性导致其体二极管的导通电压高，SiC MOSFET的自身体二极管的开启电压约为3V，这将导致高开关损耗。另一个问题是由堆叠故障(SF)引起的双极性退化效应，由于电子空穴对的复合会造成SiC材料内部的缺陷增多，漏电流增大，形成的永久性的损伤失效，并将对长期可靠性产生不利影响。解决上述两个问题的办法主要有以下几个思路：一是在SiC MOSFET在实际应用过程中反并联二极管进行续流，但此方法一方面增加了系统的成本，增大了系统的整体体积，另一方面还会引入杂散电感从而降低器件的高频特性，影响器件的性能；二是将续流二极管和SiC MOSFET集成在一个芯片上，但这样做会在降低芯片面积使用率同时也导致器件的漏电流增加。三是在器件内部内置反向续流二极管，以提高反向导通性能并消除双极退化，以提高器件的反向恢复性能，但是内嵌的源极多晶硅增大了器件的元胞面积工艺成本和工艺复杂度增大，同时电场的聚集效应，源极氧化物沟槽底部的氧化层可靠性差。
[0004]为了实现反向续流，CN115132823A公开了一种集成反向续流二极管的平面SiC MOSFET，其结构是源极多晶硅位于栅极多晶硅左右两侧，在源极多晶硅底部生长氧化物，同时源极多晶硅将源极氧化物贯穿，并在底部添加额外的P
‑
shield区域，该结构氧化物底部的沟道二极管可在器件中代替体二极管作为续流二极管，但是其结构在正向导通过程中，只有两个导电沟道，正向导通电流小。

技术实现思路

[0005]为了解决目前存在的问题，本专利技术提供了一种具有内嵌沟道二极管的平面分离栅SiC MOSFET，通过在传统平面结构的基础上内嵌源极多晶硅，同时在栅极下方的JFET区域的浓度调大，使得器件正向导通时，具有四个导电沟道，相比于传统器件的两个导电沟道，本申请四个导电沟道使得器件在正向导通过程中，阈值电压保持不变的同时，相比于两个导电沟道来说，增大了正向导通电流，栅源电压对漏源电流的控制能力更强。
[0006]一种具有内嵌沟道二极管的平面分离栅SiC MOSFET，所述MOSFET器件的元胞结构由下至上依次设置有漏极金属1、N+衬底层2、N
‑
漂移层3、JFET区4、源极多晶硅9、栅极多晶硅11和源极金属12；
[0007]所述JFET区4位于N
‑
漂移层3的正上方，所述JFET区4左右两边设有对称P
‑
base区5、P
‑
plus区7、N
‑
plus区6；
[0008]所述源极多晶硅9位于N
‑
漂移层3的上方中间，所述源极氧化物8位于源极多晶硅9的下方和左右两侧，源极氧化物8左右两边设有对称源极N
‑
plus区6
‑
1和源极P
‑
base区5
‑
1；其中，所述源极多晶硅9右侧的源极N
‑
plus区6
‑
1位于右侧P
‑
base区5
‑
1的左上方；左侧N
‑
plus区6
‑
1位于左侧P
‑
base区5
‑
1右上方。
[0009]所述栅极多晶硅11为两块分离的对称的多晶硅，栅极氧化物10位于在所述栅极多晶硅11的下方与其直接接触，栅极氧化物10位于JFET区4的上方并与其直接接触，源极金属贯穿在栅极多晶硅11的中间，并于源极多晶硅9直接相连；
[0010]所述的左侧P
‑
base区5
‑
1位于左侧栅极多晶硅11、左侧栅极氧化物10的下方，并于左侧源极氧化物8相接触；
[0011]所述的右侧P
‑
base区5
‑
1位于右侧栅极多晶硅11、右侧栅极氧化物10的下方，并于右侧源极氧化物8相接触；
[0012]所述的左侧N
‑
plus区6
‑
1位于左侧栅极多晶硅11、左侧栅极氧化物10的下方，并于源极金属12直接接触；
[0013]所述的右侧N
‑
plus区6
‑
1位于右侧栅极多晶硅11、右侧栅极氧化物10的下方，并于源极金属12直接接触；
[0014]所述隔离氧化物13被分为左右两部分，左侧的隔离氧化物位于左侧栅极多晶硅11的上方、左方和右方；右侧的隔离氧化物位于右侧栅极多晶硅11的上方、左方和右方。
[0015]可选的，所述左右两侧栅极多晶硅11下方的栅极氧化物10厚度一致；所述源极多晶硅9左右两侧源极氧化物8的厚度小于栅极氧化物10的厚度；
[0016]所述源极N
‑
plus区6
‑
1和源极P
‑
base区5
‑
1的宽度小于P
‑
base区5和N
‑
plus区6；
[0017]所述源极N
‑
plus区6
‑
1和源极P
‑
base区5
‑
1的深度小于P
‑
base区5和N
‑
plus区6。
[0018]可选的，所述栅极氧化物10厚度为40nm～100nm；所述源极氧化物8左右两侧厚度为10nm～40nm；所述的源极多晶硅9的深度为1um～2um。
[0019]可选的，所述源极金属12与源极多晶硅6的接触孔长度为0.2μm～0.6μm。
[0020]可选的，所述源极P
‑
base区5
‑
1与所述源极金属12的接触孔长度为0.1μm～0.3μm。
[0021]可选的，所述源极P
‑
base区5
‑
1与所述源极多晶硅6的接触孔长度为0.3μm～0.6μm；所述源极N
‑
plus区6
‑
1与所述栅极氧化物1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有内嵌沟道二极管的平面分离栅SiC MOSFET，其特征在于，所述MOSFET器件的元胞结构由下至上依次设置有漏极金属(1)、N+衬底层(2)、N
‑
漂移层(3)、JFET区(4)、源极多晶硅(9)、栅极多晶硅(11)和源极金属(12)；所述JFET区(4)位于N
‑
漂移层(3)的正上方，所述JFET区(4)左右两边设有对称P
‑
base区(5)、P
‑
plus区(7)、N
‑
plus区(6)；所述源极多晶硅(9)位于N
‑
漂移层(3)的上方中间，所述源极氧化物(8)位于源极多晶硅(9)的下方和左右两侧，源极氧化物(8)左右两边设有对称源极N
‑
plus区(6
‑
1)和源极P
‑
base区(5
‑
1)；其中，所述源极多晶硅(9)右侧的源极N
‑
plus区(6
‑
1)位于右侧P
‑
base区(5
‑
1)的左上方；左侧N
‑
plus区(6
‑
1)位于左侧P
‑
base区(5
‑
1)右上方；所述栅极多晶硅(11)为两块分离的对称的多晶硅，栅极氧化物(10)位于在所述栅极多晶硅(11)的下方与其直接接触，栅极氧化物(10)位于JFET区(4)的上方并与其直接接触，源极金属贯穿在栅极多晶硅(11)的中间，并于源极多晶硅(9)直接相连；所述的左侧P
‑
base区(5
‑
1)位于左侧栅极多晶硅(11)、左侧栅极氧化物(10)的下方，并于左侧源极氧化物(8)相接触；所述的右侧P
‑
base区(5
‑
1)位于右侧栅极多晶硅(11)、右侧栅极氧化物(10)的下方，并于右侧源极氧化物(8)相接触；所述的左侧N
‑
plus区(6
‑
1)位于左侧栅极多晶硅(11)、左侧栅极氧化物(10)的下方，并于源极金属(12)直接接触；所述的右侧N
‑
plus区(6
‑
1)位于右侧栅极多晶硅(11)、右侧栅极氧化物(10)的下方，并于源极金属(12)直接接触；所述隔离氧化物(13)被分为左右两部分，左侧的隔离氧化物位于左侧栅极多晶硅(11)的上方、左方和右方；右侧的隔离氧化物位于右侧栅极多晶硅(11)的上方、左方和右方。2.根据权利要求1所述的SiC MOSFET，其特征在于，所述左右两侧栅极多晶硅(11)下方的栅极氧化物(10)厚度一致；所述源极多晶硅(9)左右两侧源极氧化物(8)的厚度小于栅极氧化物(10)的厚度；所述源极N
‑
plus区(6
‑
1)和源极P
‑
base区(5
‑
1)的宽度小于P
‑
base区(5)和N
‑
plus区(6)；所述源极N
‑
plus区(6
‑
1)和源极P
‑
base区(5
‑
1)的深度小于P
‑
base区(5)和N
‑
plus区(6)。3.根据权利要求2所述的SiC MOSFET，其特征在于，所述栅极氧化物(10)厚度为40nm～100nm；所述源极氧化物(8)左右两侧厚度为10nm～40nm；所述的源极多晶硅(9)的深度为1um～2um。4.根据权利要求3所述的SiC MOSFET，其特征在于，所述源极金属(12)与源极多晶硅(6)的接触孔长度为0.2μm～0.6μm。5.根据权利要求3所述的SiC MOSFET，其特征在于，所述源极P
‑
base区(5
‑
1)...

【专利技术属性】
技术研发人员：赵琳娜，顾晓峰，鹿存莉，季颖，
申请(专利权)人：江南大学，
类型：发明
国别省市：