半导体器件的制造方法、半导体器件以及半导体装置制造方法及图纸

本公开的半导体器件的制造方法具备：准备具有多个半导体层(11、12、13)的层叠体(10)和具有凹部(21)的第一支承体(20)的工序，其中，所述凹部(21)包括上表面(20a)、侧面(20b)、和与上表面(20a)及侧面(20b)相邻的开口；将层叠体(10)接合于第一支承体(20的上表面(20a)并进行配置的工序；在层叠体(10)上形成第一端面(10a)的工序；和在第一端面(10a)形成第一电介质层(17)的工序。质层(17)的工序。质层(17)的工序。

【技术实现步骤摘要】
【国外来华专利技术】半导体器件的制造方法、半导体器件以及半导体装置


[0001]本公开涉及半导体器件的制造方法、半导体器件以及半导体装置。

技术介绍

[0002]以往，提出了制造在基板上安装半导体激光元件等半导体元件而成的半导体器件的方法。特别是，提出了针对在使半导体激光元件小型化时半导体激光元件的操作变得困难的对策(参照专利文献1)。
[0003]在先技术文献
[0004]专利文献
[0005]专利文献1：日本特开2008
‑
252069号公报

技术实现思路

[0006]本公开的半导体器件的制造方法具备：准备具有多个半导体层的层叠体和具有凹部的第一支承体的工序，其中所述凹部包括上表面、侧面和与所述上表面及所述侧面相邻的开口；将所述层叠体接合于所述第一支承体的所述上表面并进行配置的工序；在所述层叠体上形成第一端面的工序；和在所述第一端面形成第一电介质层的工序。
附图说明
[0007]图1是说明本公开的一实施方式所涉及的半导体器件的制造方法的流程图。
[0008]图2是示意性地表示双层叠体的结构的立体图。
[0009]图3A是示意性地表示层叠体的一例的剖视图。
[0010]图3B是示意性地表示层叠体的另一例的剖视图。
[0011]图4A是示意性地表示第一支承体的立体图。
[0012]图4B是示意性地表示第一支承体的俯视图。
[0013]图5A是示意性地表示配置在第一支承体上的层叠体的一例的剖视图。
[0014]图5B是示意性地表示配置在第一支承体上的层叠体的另一例的剖视图。
[0015]图6是示意性地表示被夹持在第一支承体与第二支承体之间的层叠体的立体图。
[0016]图7是说明本公开的一实施方式所涉及的半导体器件的制造方法的形成工序的俯视图。
[0017]图8是说明本公开的一实施方式所涉及的半导体器件的制造方法的分割工序的俯视图。
[0018]图9是说明本公开的另一实施方式所涉及的半导体器件的制造方法的掩模形成工序的剖视图。
[0019]图10是说明本公开的另一实施方式所涉及的半导体器件的制造方法的生长工序的剖视图。
[0020]图11是说明本公开的另一实施方式所涉及的半导体器件的制造方法的生长工序
的剖视图。
[0021]图12是示意性地表示第一支承基板的俯视图。
[0022]图13是说明本公开的另一实施方式所涉及的半导体器件的制造方法的转印工序的剖视图。
[0023]图14是说明本公开的另一实施方式所涉及的半导体器件的制造方法的转印工序的剖视图。
[0024]图15是说明本公开的另一实施方式所涉及的半导体器件的制造方法的转印工序的俯视图。
[0025]图16是说明本公开的另一实施方式所涉及的半导体器件的制造方法的解理工序的俯视图。
[0026]图17是说明本公开的另一实施方式所涉及的半导体器件的制造方法的切断工序的立体图。
[0027]图18是示意性地表示本公开的一实施方式所涉及的半导体器件的立体图。
[0028]图19是示意性地表示本公开的
‑
实施方式所涉及的半导体器件的俯视图。
[0029]图20是示意性地表示本公开的一实施方式所涉及的半导体器件的变形例的立体图。
[0030]图21是示意性地表示本公开的一实施方式所涉及的半导体器件的变形例的立体图。
[0031]图22是示意性地表示本公开的一实施方式所涉及的半导体器件的变形例的立体图。
[0032]图23是示意性地表示本公开的一实施方式所涉及的半导体器件的变形例的立体图。
[0033]图24是示意性地表示本公开的一实施方式所涉及的半导体器件的变形例的立体图。
[0034]图25是示意性地表示本公开的一实施方式所涉及的半导体器件的变形例的立体图。
[0035]图26是示意性地表示本公开的一实施方式所涉及的半导体器件的变形例的立体图。
[0036]图27是示意性地表示本公开的一实施方式所涉及的半导体器件的变形例的立体图。
[0037]图28是示意性地表示本公开的一实施方式所涉及的半导体装置的一例的立体图。
[0038]图29是示意性地表示本公开的一实施方式所涉及的半导体装置的另一例的立体图。
[0039]图30是表示本实施方式所涉及的半导体器件的制造方法的流程图。
[0040]图31是表示本实施方式所涉及的半导体器件的制造方法的立体图。
[0041]图32是表示本实施方式所涉及的半导体器件的制造方法的流程图。
[0042]图33是表示本实施方式所涉及的半导体器件的制造方法的俯视图。
具体实施方式
[0043]以下，参照附图，对本公开的实施方式所涉及的半导体器件的制造方法进行说明。图1是说明本公开的一实施方式所涉及的半导体器件的制造方法的流程图。图2是示意性地表示双层叠体的结构的立体图，图3A是示意性地表示层叠体的一例的剖视图，图3B是示意性地表示层叠体的另一例的剖视图，图4A是示意性地表示第一支承体的立体图，图4B是示意性地表示第一支承体的俯视图，图5A是示意性地表示配置在第一支承体上的层叠体的一例的剖视图，图5B是示意性地表示配置在第一支承体上的层叠体的另一例的剖视图，图6是示意性地表示被夹持在第一支承体与第二支承体之间的层叠体的立体图，图7是说明本公开的一实施方式所涉及的半导体器件的制造方法的形成工序的俯视图，图8是说明本公开的一实施方式所涉及的半导体器件的制造方法的分割工序的俯视图。另外，在本公开中，在本公开中，“上方”、“下方”等用语是为了便于说明而使用的，可以将任意的方向作为上方。此外，在各图中，为了便于说明，标注了正交坐标系XYZ。
[0044]本实施方式的半导体器件的制造方法具备准备工序S1、配置工序S2以及形成工序S3(参照图1)。
[0045](准备工序)
[0046]准备工序S1是准备多个层叠体10和第一支承体20的工序。
[0047]多个层叠体10例如可以是发光二极管(Light Emitting Diode；LED)元件，也可以是半导体激光(Laser Diode；LD)元件。本实施方式的半导体器件的制造方法在层叠体10为端面发光型的LD元件且需要在端面成膜电介质层等的情况下，发挥显著的效果。以下，对多个层叠体10为LD元件的情况进行说明。层叠体10也可以是LD元件的前体。
[0048]层叠体10形成为具有沿着谐振方向(图2中的Y方向)的长边方向的形状。层叠体10的形状例如如图2所示，也可以是大致长方体形状。层叠体10例如如图2所示，具有多个半导体层11、12、13。多个半导体层11、12、13在与层叠体10的长边方向正交的方向上层叠。各半导体层11、12、13包括第一端面11a、12a、13a。多个第一端面11a、12a、13a也可以构成层叠体10的第一谐振器本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件的制造方法，具备：准备具有多个半导体层的层叠体和具有凹部的第一支承体的工序，其中，所述凹部包括上表面、侧面和与所述上表面及所述侧面相邻的开口；将所述层叠体接合于所述第一支承体的所述上表面来进行配置的工序；在所述层叠体上形成第一端面的工序；和在所述第一端面形成第一电介质层的工序。2.根据权利要求1所述的半导体器件的制造方法，其中，所述进行配置的工序是形成所述端面的工序之后的工序。3.根据权利要求1或2所述的半导体器件的制造方法，其中，所述层叠体包括多个层叠体，所述凹部包括多个凹部，所述进行配置的工序包括：将所述多个层叠体与所述第一支承体的所述多个凹部对应地配置。4.根据权利要求3所述的半导体器件的制造方法，其中，所述多个凹部包括排列成一列的多个第一凹部和排列成一列的多个第二凹部，所述进行配置的工序包括：将所述多个层叠体配置于所述多个第一凹部与所述多个第二凹部之间。5.根据权利要求1～4中任一项所述的半导体器件的制造方法，其中，所述进行配置的工序包括：准备第二支承体，将所述层叠体配置为被夹持在所述第一支承体与所述第二支承体之间。6.根据引用权利要求3的权利要求5所述的半导体器件的制造方法，其中，所述第二支承体具有多个凹部，所述进行配置的工序包括：与所述第二支承体的所述多个凹部对应地配置所述多个层叠体。7.根据权利要求6所述的半导体器件的制造方法，其中，所述第二支承体的所述多个凹部包括排列成一列的多个第三凹部、和多个第四凹部，所述进行配置的工序包括：将所述多个层叠体配置于所述多个第三凹部与所述多个第四凹部之间。8.根据权利要求5～7中任一项所述的半导体器件的制造方法，其中，所述进行配置的工序包括：将所述层叠体隔着树脂层固定于所述第二支承体。9.根据权利要求5～8中任一项所述的半导体器件的制造方法，其中，所述第一支承体以及所述第二支承体的至少一方具有比配置所述层叠体的区域更突出的区域，所述进行配置的工序包括：使所述第一支承体和所述第二支承体在所述突出的区域接触。10.根据权利要求5～8中任一项所述的半导体器件的制造方法，其中，所述进行配置的工序包括：
将所述第一支承体以及所述第二支承体定位为相互接触。11.根据权利要求5～8中任一项所述的半导体器件的制造方法，其中，所述进行配置的工序包括：将所述第一支承体以及所述第二支承体定位为相互分离。12.根据权利要求1～14中任一项所述的半导体器件的制造方法，其中，所述多个半导体层分别具有第二端面，形成所述第一电介质层的工序包括：在所述第二端面形成第二电介质层。13.根据权利要求1～12中任一项所述的半导体器件的制造方法，其中，在所述第一支承体的上表面引绕有布线，所述进行配置的工序包括：将所述层叠体配置于所述布线上。14.根据权利要求1～13中任一项所述的半导体器件的制造方法，其中，所述进行配置的工序包括：将所述层叠体经由焊料固定于所述第一支承体。15.根据权利要求1～14中任一项所述的半导体器件的制造方法，其中，所述进行配置的工序包括：配置所述层叠体，以使得所述第一端面位于所述第一支承体的所述凹部的外侧。16.根据权利要求1～15中任一项所述的半导体器件的制造方法，其中，所述进行配置的工序包括：将在晶片上外延横向生长的所述层叠体粘接于所述第一支承基板后，从所述晶片剥离。17.根据引用权利要求5～11中任一项的权利要求16所述的半导体器件的制造方法，其中，在所述进行配置的工序中，在所述层叠体的与所述晶片对置的面上配置所述第二支承体。18.根据引用权利要求3的权利要求4～17中任一项所述的半导体器件的制造方法，其中，所述制造方法还具备：对所述第一支承体进行分割来形成分别配置有所述多个层叠体的多个基板的工序。19.根据引用权利要求5的权利要求6～18中任一项所述的半导体器件的制造方法，其中，在形成所述多个基板的工序中，仅对所述第一支承基板及所述第二支承基板中的所述第一支承基板进...

【专利技术属性】
技术研发人员：川口佳伸，神川刚，村川贤太郎，
申请(专利权)人：京瓷株式会社，
类型：发明
国别省市：