半导体器件和制造半导体器件的方法技术

本公开涉及半导体器件和制造半导体器件的方法。在示例中，一种半导体器件包括半导体材料区域，具有第一导电类型的隐埋掺杂区域。第一导电类型的第一阱区在半导体材料区域中并且电耦接到隐埋掺杂区域。第二导电类型的第二阱区在半导体材料区域中并且具有第一峰值掺杂剂浓度。第二导电类型的第三阱区邻接第二阱区的边缘。第三阱区插置于第一阱区与第二阱区之间并且具有第二峰值掺杂剂浓度。第二导电类型的掺杂阳极区域在第一阱区中，第一导电类型的掺杂阴极区域在第二阱区中，并且第二导电类型的掺杂接触区域在第二阱区中。半导体器件被配置为半导体控制的整流器(SCR)ESD器件，用于DC击穿电压和保持电压的控制机制得到解耦。于DC击穿电压和保持电压的控制机制得到解耦。于DC击穿电压和保持电压的控制机制得到解耦。

【技术实现步骤摘要】
半导体器件和制造半导体器件的方法


[0001]本公开整体涉及电子器件，并且更具体地讲，涉及半导体器件结构以及形成半导体器件的方法。

技术介绍

[0002]当带电物体接近不带电的或带相反电荷的器件时，经常发生静电放电(ESD)，特别是当器件包括导电元件时。当过量载流子开始从带电物体流动到器件时，它们可能引起居间电介质的击穿，从而降低针对随后载流子流动的电阻并且使得能够在非常短的时间尺度(例如100ns)上发生电荷均衡。在这一时间尺度上，相对适度的放电仍然可以呈现比大多数固态电子器件的能力更高的电流和电压电平。
[0003]对于非常小几何形状的小信号电子器件存在ESD挑战，其中对过高电压的相对短的暴露(例如，小于5ns)就可能对电子器件造成显著损坏。先前的箝位结构，例如半导体控制的整流器(SCR)结构，由于其小尺寸而已用于某些ESD应用中。然而，此类SCR结构具有性能问题，包括保持电压(Vhold)过低(例如，小于3伏)，以及DC击穿或触发电压固定(即，不可调节)。这些限制以及其它限制阻碍了它们在需要更高Vhold性能(例如汽车应用)和用于更宽平台实现的可调节DC击穿电压的新兴应用中的使用。
[0004]因此，需要克服现有ESD器件的缺点的结构和方法，包括使ESD器件具有更高保持电压和可调节DC击穿电压的结构和方法。另外，该结构和方法在同一平台上支持器件架构以降低制造成本且与下方衬底隔离以改进电性能将是有益的。
附图说明
[0005]图1A是被配置为静电放电(ESD)器件的半导体器件的简化横截面视图；
[0006]图1B示意性地示出了图1A的半导体器件的电路表示；
[0007]图1C示意性地示出了根据本说明书的被配置为堆叠配置的ESD器件的半导体器件的电路表示；
[0008]图2示出了根据本说明书的半导体器件的横截面视图；
[0009]图3示出了根据本说明书的半导体器件的横截面视图；
[0010]图4示意性地示出了根据本说明书的被配置为ESD器件的半导体器件的电路表示的一部分；
[0011]图5示出了根据本说明书的半导体器件的横截面视图；
[0012]图6示意性地示出了根据本说明书的使用一个或多个半导体器件的示例性系统表示；
[0013]图7图示了根据本说明书的半导体器件的电流/电压(IV)特性；并且
[0014]图8图示了根据说明书的半导体器件和现有半导体器件的比较IV特性。
[0015]以下讨论提供了半导体器件和制造半导体器件的方法的各种示例。此类示例是非限制性的，并且所附权利要求的范围不应限于所公开的特定示例。在以下讨论中，术语“示
例”和“例如”是非限制性的。
[0016]为使图示简明和清晰，图中的元件未必按比例绘制，而且不同图中的相同的参考标号指示相同的元件。此外，为使描述简明，省略了熟知步骤和元件的描述和细节。
[0017]为了附图的清晰，器件结构的某些区域诸如掺杂区域或介电区域可被示为具有大致直线的边缘和精确角度的拐角。然而，本领域的技术人员理解，由于掺杂物的扩散和激活或层的形成，此类区域的边缘通常可不为直线并且拐角可不具有精确角度。
[0018]尽管在本文中半导体器件被解释为某些N型导电区域和某些P型导电区域，但本领域普通技术人员理解到，导电类型可颠倒，并且也可根据本说明书，考虑到电压的任意必要极性反转、晶体管类型和/或电流方向的反转等。
[0019]此外，本文所用的术语仅用于描述特定示例的目的，而并非旨在对本公开进行限制。如本文所用，单数形式旨在还包括复数形式，除非语境中另外明确地指出其他情况。
[0020]如本文所用，“载流电极”是指器件内用于载送电流流经器件的元件，诸如MOS晶体管的源极或漏极、双极型晶体管的发射极或集电极，或者二极管的阴极或阳极，并且“控制电极”是指器件内控制流经器件的电流的元件，诸如MOS晶体管的栅极或双极型晶体管的基极。
[0021]另外，术语“主表面”在结合半导体区域、晶圆或衬底使用时是指半导体区域、晶圆或衬底的与另一种材料诸如电介质、绝缘体、导体或多晶半导体形成界面的表面。主表面可具有沿x、y和z方向变化的形貌特征。
[0022]当用于本说明书中时，术语“包括”、“包含”、“具有”和/或“含有”是开放式术语，其指定所述的特征、数字、步骤、操作、元件和/或部件的存在，但并不排除一个或多个其他特征、数字、步骤、操作、元件、部件和/或它们的组的存在或添加。
[0023]术语“或”是指列表中通过“或”连接的任何一个或多个项目。例如，“x或y”是指三元素组{(x),(y),(x,y)}中的任何元素。又如，“x、y或z”是指七元素组{(x),(y),(z),(x,y),(x,z),(y,z),(x,y,z)}中的任何元素。
[0024]尽管本文可使用术语“第一”、“第二”等来描述各种构件、元件、区域、层和/或部段，但这些构件、元件、区域、层和/或部段不应受这些术语限制。这些术语只用来将一种构件、元件、区域、层和/或部段与另一种构件、元件、区域、层和/或部段区分开。所以，在不背离本专利技术教导内容的前提下，举例来说，下文将讨论的第一构件、第一元件、第一区域、第一层和/或第一部段可被称为第二构件、第二元件、第二区域、第二层和/或第二部段。
[0025]本领域的技术人员应当理解，本文所用的与电路操作相关的短语“在
……
期间”、“在
……
同时”和“当
……
时”并不确切地指称某个动作在引发动作后立即发生，而是指在初始动作所引发的反应之间可能存在一些较小但合理的延迟，诸如传播延迟。另外，术语“在
……
同时”是指某个动作至少在引发动作持续过程中的一段时间内发生。
[0026]词语“约”、“大约”或“基本上”，用来表示预期某个元件的值接近声明的值或位置。然而，本领域众所周知，始终存在一些微小偏差妨碍值或位置恰好为声明的值或位置。
[0027]除非另外指明，否则本文使用的短语“在
……
上方”或“在
……
上”包括指定的元件可直接或间接物理接触的取向、放置或关系。
[0028]除非另外指明，否则如本文所用，短语“与
……
重叠”包括指定的元件能够在同一平面或不同的平面上至少部分或完全重合或对准的取向、放置或关系。
[0029]还应当理解，下文将适当举例说明并描述的示例可具有缺少本文未明确公开的任何元件的示例，并且/或者可在缺少本文未明确公开的任何元件的情况下实施。
具体实施方式
[0030]一般来说，这些示例涉及半导体器件结构及制造半导体器件(例如静电放电(ESD)器件)的方法，该半导体器件利用了半导体控制的整流器(SCR)，该半导体控制的整流器(SCR)在器件的阴极侧具有多阱设计(例如，P型导电性双阱配置)，并且在一些示例中，在器件的阳极侧具有掺杂区(例如，N型导电性掺杂本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，所述半导体器件包括：半导体材料区域，所述半导体材料区域包括：顶侧；与所述顶侧相对的底侧；半导体衬底；所述半导体衬底上方的第一半导体区域；所述第一半导体区域中的第一导电类型的隐埋掺杂区域；和所述第一半导体区域和所述隐埋掺杂区域上方的第二半导体区域；在所述第二半导体区域中并且电耦接到所述隐埋掺杂区域的所述第一导电类型的第一阱区域；在所述第二半导体区域中并且具有第一峰值掺杂剂浓度的与所述第一导电类型相反的第二导电类型的第二阱区域；在所述第二半导体区域中邻接所述第二阱区域的边缘的所述第二导电类型的第三阱区域，其中：所述第三阱区域插置于所述第一阱区域与所述第二阱区域之间；所述第三阱区域和所述第一阱区域被横向间隔开，使得所述第二半导体区域的一部分插置于所述第三阱区域和所述第一阱区域之间；并且所述第三阱区域具有不同于所述第一峰值掺杂剂浓度的第二峰值掺杂剂浓度；所述第一阱区域中的所述第二导电类型的掺杂阳极区域；所述第二阱区域中的所述第一导电类型的掺杂阴极区域；和所述第二阱区域中的所述第二导电类型的掺杂接触区域。2.根据权利要求1所述的半导体器件，所述半导体器件还包括：插置于所述掺杂阳极区域与所述第二阱区域之间的所述第一阱区域中的所述第一导电类型的第一掺杂区域。3.根据权利要求1所述的半导体器件，其中：所述第一阱区域与所述隐埋掺杂区域被间隔开；并且所述半导体器件还包括将所述第一阱区域电耦接到所述隐埋掺杂区域的接触结构。4.根据权利要求1所述的半导体器件，所述半导体器件还包括：在所述第二半导体区域中与所述掺杂阳极区域串联耦接的控向二极管结构。5.根据权利要求1所述的半导体器件，其中：所述半导体衬底与所述第一阱区域、所述第二阱区域和所述第三阱区域电隔离。6.一种半导体器件，所述半导体器件包括：半导体材料区域，所述半导体材料区域包括：顶侧；与所述顶侧相对的底侧；半导体衬底；所述半导体衬底上方的第一半导体区域；所述第一半导体区域中的第一导电类型的隐埋掺杂区域；和所述第一半导体区域和所述隐埋掺杂区域上方的第二半导体区域；
在所述第二半导体区域中并且电耦接到所述隐埋掺杂区域的所述第一导电类型的第一阱区域；在所述第二半导体区域中并且具有第一峰值掺杂剂浓度的与所述第一导电类型相反的第二导电类型的第二阱区域；在所述第二半导体区域中与所述第二阱区域的边缘相邻...

【专利技术属性】
技术研发人员：詹柔莹，陈宇鹏，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：