堆栈式芯粒图像传感器及其制造方法技术

本发明专利技术提供了堆栈式芯粒图像传感器及其制造方法，其中，堆栈式芯粒图像传感器包括：载片晶圆；电路芯片层，设置于载片晶圆的一侧，包括若干个电路芯片组，电路芯片组具有至少一第一功能芯片和至少一第二功能芯片；绝缘填充层，至少填充于各电路芯片之间；像素晶圆，设置于电路芯片层背离载片晶圆的一侧；像素晶圆包括若干个像素传感器；金属走线层，设置于像素晶圆朝向电路芯片层的一侧，金属走线层的第二对接端子与对应的电路芯片组的各电路芯片的第一对接端子分别对接，形成电学通路。本发明专利技术能够将电路芯片拆解成两个或多个模块，分别使用不同的工艺节点加工，以降低图像传感器的整体成本并提升电路性能。体成本并提升电路性能。体成本并提升电路性能。

【技术实现步骤摘要】
堆栈式芯粒图像传感器及其制造方法


[0001]本专利技术涉及图像传感器领域，具体地说，涉及堆栈式芯粒图像传感器及其制造方法。

技术介绍

[0002]近年来，堆栈式(stacking)设计已成为高端图像传感器的主流。堆栈式图像传感器由垂直堆叠的像素芯片和电路芯片两部分组成。
[0003]制造堆栈式图像传感器时，需要将面积和形状相同的像素芯片和电路芯片先分别制作于像素晶圆和电路晶圆。再通过晶圆级键合工艺，将2片晶圆面对面贴合并形成垂直方向的电学互连，从而实现完整的芯片功能。
[0004]相比于非堆栈式设计，堆栈式图像传感器的优势在于，像素晶圆和电路晶圆可以使用不同的工艺节点制造，分别优化性能。例如：像素晶圆使用65nm工艺，电路晶圆使用40nm工艺。此外，堆栈式设计还可以有效降低芯片面积，进一步降低综合制造成本。
[0005]电路芯片包含多个电路功能模块，分别对应不同的最优工艺节点。例如，数字模块，越先进的工艺节点，数字模块的面积越小，能耗越低，工作频率越高，但加工成本也越高；与之相对，模拟电路模块通常倾向于使用成熟的工艺节点，以达到最佳和稳定的性能。使用成本高的先进工艺节点制造模拟电路，收益有限。综上，使用单一的工艺节点加工电路芯片，难以获得最优的性价比。
[0006]近年来，随着AI、ADAS等应用发展，在图像传感器里集成使用先进工艺制造的高算力逻辑运算模块、存储模块、神经网络等，已经产生需求。
[0007]此外，堆栈式图像传感器的制造要求像素芯片和电路芯片的形状、尺寸完全一致。随着图像传感器向超高分辨率发展，像素芯片面积往往大于电路芯片面积。由此造成芯片面积的浪费，增加不必要的成本。
[0008]现有技术中，在堆栈式图像传感器的制造过程中需要在载片晶圆上进行乘积、刻蚀等制造第一功能芯片和第二功能芯片，大大增加了堆栈式图像传感器的整体成本。
[0009]有鉴于此，本专利技术提出了堆栈式芯粒图像传感器及其制造方法
[0010]需要说明的是，上述
技术介绍
部分公开的信息仅用于加强对本专利技术的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

[0011]针对现有技术中的问题，本专利技术的目的在于提供堆栈式芯粒图像传感器及其制造方法，克服了现有技术的困难，能够将电路芯片拆解成两个或多个模块，分别使用不同的工艺节点加工，以降低图像传感器的整体成本并提升电路性能。
[0012]本专利技术的实施例提供一种图像传感器，包括：
[0013]载片晶圆；
[0014]电路芯片层，设置于所述载片晶圆的一侧，所述电路芯片层包括若干个电路芯片
组，所述电路芯片组具有至少一第一功能芯片和至少一第二功能芯片；
[0015]绝缘填充层，至少填充于所述电路芯片组的各电路芯片之间；
[0016]像素晶圆，设置于所述电路芯片层背离所述载片晶圆的一侧；所述像素晶圆包括若干个像素传感器；
[0017]金属走线层，设置于所述像素晶圆朝向所述电路芯片层的一侧，所述金属走线层的连接所述像素传感器的第二对接端子与对应的所述电路芯片组的各电路芯片的第一对接端子分别对接，形成电学通路。
[0018]优选地，所述第一功能芯片的主体电路为数字电路，所述第二功能芯片的主体电路为模拟电路，所述第一功能芯片与第二功能芯片同层设置于所述载片晶圆的一侧。
[0019]优选地，所述电路芯片的第一侧设置所述第一对接端子，所述第一对接端子露出于所述电路芯片上表面，第二侧与所述载片晶圆之间被所述绝缘填充层填充。
[0020]优选地，所述像素传感器基于所述载片晶圆的第一投影图案与所述电路芯片组基于所述载片晶圆的第二投影图案重合。
[0021]优选地，在所述像素晶圆背离所述金属走线层的一侧依次设置彩色滤镜层和微透镜阵列。
[0022]优选地，所述电路芯片组还包括占位伪芯片，所述占位伪芯片与所述第一功能芯片、第二功能芯片同层设置于所述载片晶圆的一侧。
[0023]本专利技术的实施例还提供一种图像传感器的制造方法，其特征在于，包括以下步骤：
[0024]提供一载片晶圆；
[0025]将电路芯片层设置于所述载片晶圆的一侧，所述电路芯片层包括若干个电路芯片组，所述电路芯片组具有至少一第一功能芯片和至少一第二功能芯片，所述电路芯片的第一侧设有突出于所述电路芯片上表面的第一对接端子；
[0026]在所述电路芯片层的第一侧设置绝缘填充层，以填充各电路芯片之间的间隙和所述电路芯片层的上表面；
[0027]去除局部所述绝缘填充层以露出所述第一对接端子的上表面；
[0028]通过晶圆键合将具有金属走线层的像素晶圆与所述载片晶圆面对面贴合，形成于所述像素晶圆的像素传感器各自与一所述电路芯片组层叠对应，令所述像素传感器的第二对接端子与对应的所述电路芯片组的各电路芯片的第一对接端子分别对接，形成电学通路。
[0029]优选地，所述第一功能芯片与第二功能芯片同层设置于所述载片晶圆的一侧。
[0030]优选地，在所述将所述像素晶圆与所述载片晶圆面对面贴合之前，还包括：
[0031]通过化学机械抛光对所述绝缘填充层背离所述载片晶圆的一侧进行磨平抛光，以露出所述第一对接端子的上表面。
[0032]优选地，在所述像素晶圆背离所述金属走线层的一侧依次设置彩色滤镜层和微透镜阵列。
[0033]本专利技术的实施例还提供一种图像传感器的制造方法，其特征在于，包括以下步骤：
[0034]提供一像素晶圆；
[0035]将金属走线层设置于所述像素晶圆的一侧，所述金属走线层包括若干个像素传感器；
[0036]将电路芯片层面对面贴合到所述金属走线层背离所述像素晶圆的一侧，所述电路芯片组具有至少一第一功能芯片和至少一第二功能芯片，所述像素传感器的第二对接端子与对应的所述电路芯片组的各电路芯片的第一对接端子分别对接，形成电学通路；
[0037]在所述电路芯片层背离所述金属走线层的一侧填充绝缘填充层，以填充各电路芯片之间的间隙和所述电路芯片层的上表面；
[0038]通过晶圆键合将像素晶圆与载片晶圆面对面贴合。
[0039]优选地，所述第一功能芯片与第二功能芯片同层设置于所述金属走线层的一侧。
[0040]优选地，在将像素晶圆与所述载片晶圆面对面贴合之前，还包括：
[0041]通过化学机械抛光对所述绝缘填充层背离所述金属走线层的一侧进行磨平抛光，并维持所述绝缘填充层对所述电路芯片层的覆盖。
[0042]优选地，翻转贴合后的所述像素晶圆与所述载片晶圆，令所述像素晶圆朝上进行背面减薄。
[0043]优选地，在所述像素晶圆背离所述金属走线层的一侧依次设置彩色滤镜层和微透镜阵列。
[0044]本专利技术的目的在于提供堆栈式芯粒图像传感器及其制造方法，能够将电路芯片拆解成两个或多个模块，分别使用不同的工艺节点加工，以降低图像传感器的整体成本并提升电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种图像传感器，其特征在于，包括：载片晶圆(1)；电路芯片层(2)，设置于所述载片晶圆(1)的一侧，所述电路芯片层(2)包括若干个电路芯片组，所述电路芯片组具有至少一第一功能芯片(21)和至少一第二功能芯片(22)；绝缘填充层(3)，至少填充于所述电路芯片组的各电路芯片之间；像素晶圆(5)，设置于所述电路芯片层背离所述载片晶圆(1)的一侧；所述像素晶圆(5)包括若干个像素传感器；金属走线层(4)，设置于所述像素晶圆(5)朝向所述电路芯片层(2)的一侧，所述金属走线层(4)的连接所述像素传感器的第二对接端子(41)与对应的所述电路芯片组的各电路芯片的第一对接端子(23)分别对接，形成电学通路。2.如权利要求1所述的图像传感器，其特征在于，所述第一功能芯片(21)的主体电路为数字电路，所述第二功能芯片(22)的主体电路为模拟电路，所述第一功能芯片(21)与第二功能芯片(22)同层设置于所述载片晶圆(1)的一侧。3.如权利要求1所述的图像传感器，其特征在于，所述电路芯片的第一侧设置所述第一对接端子(23)，所述第一对接端子(23)露出于所述电路芯片上表面，第二侧与所述载片晶圆(1)之间被所述绝缘填充层(3)填充。4.如权利要求1所述的图像传感器，其特征在于，所述像素传感器基于所述载片晶圆(1)的第一投影图案与所述电路芯片组基于所述载片晶圆(1)的第二投影图案重合。5.如权利要求1所述的图像传感器，其特征在于，在所述像素晶圆(5)背离所述金属走线层(4)的一侧依次设置彩色滤镜层(6)和微透镜阵列(7)。6.如权利要求1所述的图像传感器，其特征在于，所述电路芯片组还包括占位伪芯片，所述占位伪芯片与所述第一功能芯片(21)、第二功能芯片(22)同层设置于所述载片晶圆(1)的一侧。7.一种图像传感器的制造方法，其特征在于，包括以下步骤：提供一载片晶圆(1)；将电路芯片层(2)设置于所述载片晶圆(1)的一侧，所述电路芯片层(2)包括若干个电路芯片组，所述电路芯片组具有至少一第一功能芯片(21)和至少一第二功能芯片(22)，所述电路芯片的第一侧设有突出于所述电路芯片上表面的第一对接端子(23)；在所述电路芯片层(2)的第一侧设置绝缘填充层(3)，以填充各电路芯片之间的间隙和所述电路芯片层(2)的上表面；去除局部所述绝缘填充层(3)以露出所述第一对接端子(23)的上表面；通过晶圆键合将具有金属走线层(4)的像素晶圆(5)与所述载片晶圆(1)面对面贴合，形成于所...

【专利技术属性】
技术研发人员：陆斌，
申请(专利权)人：深圳市元视芯智能科技有限公司，
类型：发明
国别省市：