CMOS图像传感器及其制造方法技术

本发明专利技术公开了一种CMOS图像传感器及其制造方法，属于图像传感器技术领域。该CMOS图像传感器，包括半导体衬底；至少一个像素单元；多个第一深沟槽隔离结构，用于形成像素单元的边框；多个第二深沟槽隔离结构，形成于像素单元中，通过多个第一深沟槽隔离结构和多个第二深沟槽隔离结构将像素单元分隔出至少三个分区以设置光电二极管，相邻两个光电二极管之间设置有至少一第二深沟槽隔离结构；多个遮蔽区，形成于相邻的两个第二深沟槽隔离结构之间，以间隔相邻的两个第二深沟槽隔离结构。通过将第二深沟槽隔离结构之间的区域设计成未被刻蚀打开的结构，减少刻蚀半导体衬底带来的离子损伤，达到改善白像素的目的。达到改善白像素的目的。达到改善白像素的目的。

【技术实现步骤摘要】
CMOS图像传感器及其制造方法


[0001]本专利技术涉及图像传感器
，特别涉及一种CMOS图像传感器及其制造方法。

技术介绍

[0002]白像素(White Pixel，WP)指在暗光条件下，输出的数字量化值(Digital Number，DN，通常被用来描述还没有校准到具有意义单位的像素值)大于某个SPEC(特定值)的像素点。白像素是衡量图像传感器中像素阵列成像质量的重要指标，白像素越小，说明图像传感器的成像均匀性与稳定性越高。
[0003]一般而言，白像素形成的原因有：暗电流(dark current，DC)、噪声、信号算法等。其中，暗电流是产生白像素的主要影响因素，其来源就是器件自身的漏电流，器件本身的漏电主要由界面态缺陷、晶格缺陷、离子损伤(plasma damage)和器件间隔离不佳等一些设计缺陷造成。像素区域漏电位置主要有STI(浅沟槽隔离结构)、VTG(垂直栅)、Substrate(衬底)和DTI(深沟槽隔离结构)，甚至BSI thinning(背面减薄工艺)也会造成像素区域漏电。因此，如何在小尺寸像素条件下，维持较小的白像素成为亟待解决的问题。

技术实现思路

[0004]本专利技术的目的在于提供一种CMOS图像传感器及其制造方法，以解决白像素的问题。
[0005]为解决上述技术问题，本专利技术提供一种CMOS图像传感器，包括：
[0006]半导体衬底，所述半导体衬底具有相对的背面和正面；
[0007]至少一个像素单元，设置于所述半导体衬底的背面；
[0008]多个第一深沟槽隔离结构，用于形成所述像素单元的边框，且端部邻近的两个所述第一深沟槽隔离结构之间相互连接；
[0009]多个第二深沟槽隔离结构，形成于所述像素单元中，通过多个所述第一深沟槽隔离结构和多个所述第二深沟槽隔离结构将所述像素单元分隔出至少三个分区以设置光电二极管，相邻两个所述光电二极管之间设置有至少一所述第二深沟槽隔离结构，所述第二深沟槽隔离结构靠近所述像素单元边框的一端与所述第一深沟槽隔离结构的端部相连；
[0010]多个遮蔽区，形成于相邻的两个所述第二深沟槽隔离结构之间，以间隔相邻的两个所述第二深沟槽隔离结构。
[0011]优选地，所述像素单元被多个所述第二深沟槽隔离结构及多个所述第一深沟槽隔离结构分隔出至少三个矩形分区以设置所述光电二极管，且所述矩形分区的每一边均对应于至少一个所述第一深沟槽隔离结构或所述第二深沟槽隔离结构形成。
[0012]优选地，同一所述矩形分区的所述第二深沟槽隔离结构的延伸方向的交叉处均设置有所述遮蔽区，以使相邻的两个所述第二深沟槽隔离结构之间不相连。
[0013]优选地，所述像素单元被四个所述第二深沟槽隔离结构及八个所述第一深沟槽隔离结构分隔出四个矩形分区以设置所述光电二极管，所述像素单元包括四个所述光电二极
管。
[0014]优选地，所述遮蔽区的形状为多边形或圆形。
[0015]一种CMOS图像传感器的制造方法，包括以下步骤：
[0016]提供半导体衬底，所述半导体衬底具有相对的背面和正面；
[0017]将至少一个像素单元设置于所述半导体衬底中；
[0018]在所述半导体衬底的背面设置掩膜，以刻蚀形成用于形成所述像素单元的边框的第一沟槽，所述第一沟槽之间相互连接；
[0019]在所述像素单元中刻蚀形成第二沟槽，通过所述第一沟槽和所述第二沟槽将所述像素单元分隔出至少三个分区以设置光电二极管，相邻两个所述光电二极管之间设置有至少一所述第二沟槽；
[0020]在相邻的两个所述第二沟槽之间形成遮蔽区，以间隔相邻的两个所述第二沟槽，所述第二沟槽靠近所述像素单元边框的一端与所述第一沟槽连接；
[0021]在所述第一沟槽和所述第二沟槽中填充氧化物形成第一深沟槽隔离结构和第二深沟槽隔离结构。
[0022]优选地，所述像素单元被多个所述第二深沟槽隔离结构及多个所述第一深沟槽隔离结构分隔出至少三个矩形分区以设置所述光电二极管，且所述矩形分区的每一边均对应于至少一个所述第一深沟槽隔离结构或所述第二深沟槽隔离结构形成。
[0023]优选地，同一所述矩形分区的所述第二深沟槽隔离结构的延伸方向的交叉处均设置有所述遮蔽区，以使相邻的两个所述第二深沟槽隔离结构之间不相连。
[0024]优选地，所述像素单元被四个所述第二深沟槽隔离结构及八个所述第一深沟槽隔离结构分隔出四个矩形分区以设置所述光电二极管，所述像素单元包括四个所述光电二极管。
[0025]优选地，所述遮蔽区的形状为多边形或圆形。
[0026]在本专利技术提供的CMOS图像传感器及其制造方法中，通过将位于像素单元中的第二深沟槽隔离结构的端部间区域设计成未被刻蚀打开的结构，减少刻蚀半导体衬底带来的离子损伤，以实现小尺寸像素条件下，改善CIS传感器白像素的目的。
附图说明
[0027]图1是现行半导体衬底背面的像素单元结构示意图；
[0028]图2是本专利技术一实施例提供的半导体衬底背面结构示意图；
[0029]图3是沿图2中A
‑
A方向的剖面结构局部示意图。
[0030]图1中：
[0031]10、光电二极管；20、深沟槽隔离结构。
[0032]图2
‑
图3中：
[0033]1、半导体衬底；2、第一深沟槽隔离结构；3、第二深沟槽隔离结构；4、遮蔽区；5、深N型阱区；6、深P型阱区；7、光电二极管。
具体实施方式
[0034]以下结合附图和具体实施例对本专利技术提出的CMOS图像传感器及其制造方法作进
一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0035]专利技术人研究发现，CMOS图像传感器的像素阵列存在白像素问题，当形成光电二极管的深沟槽隔离结构时，例如图1所示，为常采用的DTI结构的排布，若干个深沟槽隔离结构20围合成矩形区域以安置光电二极管10，其中，深沟槽隔离结构20之间通过被刻蚀打开的十字区域相互连接，通过进一步研究发现，在常规的深沟槽隔离结构20形状下，白像素问题相对严重，基于这一现象对深沟槽隔离结构进行了探索，发现白像素问题与深沟槽隔离结构20的形状有关，深沟槽隔离结构20打开程度越小，刻蚀造成光电二极管10区域表面的离子损伤就越小。
[0036]基于此，本专利技术实的核心思想在于，通过优化DTI的结构，在像素单元中的DTI端部之间设计一未被刻蚀打开的遮蔽区，使像素单元内任两个DTI的端部互不连接，在保证光电二极管正常作用的同时，减少半导体衬底表面被刻蚀打开的区域面积，从而减少半导体衬底在刻蚀过程中所受的损伤，改善白像素问题。
[0037]具体的，请参考图2
‑
图3，其为本专利技术实施例的示意图。如图2所示，一种CMOS图像传感器，包括：...

【技术保护点】

【技术特征摘要】
1.一种CMOS图像传感器，其特征在于，包括：半导体衬底，所述半导体衬底具有相对的背面和正面；至少一个像素单元，设置于所述半导体衬底的背面；多个第一深沟槽隔离结构，用于形成所述像素单元的边框，且端部邻近的两个所述第一深沟槽隔离结构之间相互连接；多个第二深沟槽隔离结构，形成于所述像素单元中，通过多个所述第一深沟槽隔离结构和多个所述第二深沟槽隔离结构将所述像素单元分隔出至少三个分区以设置光电二极管，相邻两个所述光电二极管之间设置有至少一所述第二深沟槽隔离结构，所述第二深沟槽隔离结构靠近所述像素单元边框的一端与所述第一深沟槽隔离结构的端部相连；多个遮蔽区，形成于相邻的两个所述第二深沟槽隔离结构之间，以间隔相邻的两个所述第二深沟槽隔离结构。2.如权利要求1所述的CMOS图像传感器，其特征在于，所述像素单元被多个所述第二深沟槽隔离结构及多个所述第一深沟槽隔离结构分隔出至少三个矩形分区以设置所述光电二极管，且所述矩形分区的每一边均对应于至少一个所述第一深沟槽隔离结构或所述第二深沟槽隔离结构形成。3.如权利要求2所述的CMOS图像传感器，其特征在于，同一所述矩形分区的所述第二深沟槽隔离结构的延伸方向的交叉处均设置有所述遮蔽区，以使相邻的两个所述第二深沟槽隔离结构之间不相连。4.如权利要求3所述的CMOS图像传感器，其特征在于，所述像素单元被四个所述第二深沟槽隔离结构及八个所述第一深沟槽隔离结构分隔出四个矩形分区以设置所述光电二极管，所述像素单元包括四个所述光电二极管。5.如权利要求1所述的CMOS图像传感器，其特征在于，所述遮蔽区的形状为多边形或圆形。6.一种CMOS图像传感器的制造方法...

【专利技术属性】
技术研发人员：孙卓，李晓玉，陈辉，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：