一种芯片的制作方法及晶圆技术

本申请提供一种芯片的制作方法及晶圆，在衬底和用于制备半导体器件的外延层(即第二外延层)之间增加了掺杂浓度居于两者之间的外延层(即第一外延层)，第一外延层作为减薄工序中高选择比刻蚀的减薄停止层，第二外延层可以选择较低的掺杂浓度实现制备半导体器件的高阻wafer，以提升器件性能。通过控制衬底和减薄停止层之间掺杂浓度的差异，可以精确控制刻蚀停留在目标位置，保证减薄一致性，同时在刻蚀停止界面保持足够小的TTV，以提升器件的性能和生产良率。同时，本申请实施例无需单独形成氧化物作为刻蚀停止层，也无需在半导体器件完成制备后从背面进行离子注入，可以与传统的BSI CIS制作工艺兼容，以降低生产成本。以降低生产成本。以降低生产成本。

【技术实现步骤摘要】
一种芯片的制作方法及晶圆


[0001]本申请涉及半导体器件
，尤其涉及一种芯片的制作方法及晶圆。

技术介绍

[0002]由于互补金属氧化物半导体(complementary metal
‑
oxide
‑
semiconductor，CMOS)图像传感器(CMOS image sensor，CIS)的正面照明(front
‑
side illumination，FSI)中金属布线层的存在，在单个像素(pixel)中，光到达光吸收界面之前的损耗会变得很大，导致图像传感器(sensor)的量子效率(quantum efficiency，QE)降低，从而成像质量受损，因此CIS发展了背面照明(back
‑
side illumination，BSI)。相较于FSI，BSI由于规避了金属布线层的阻挡，QE能够大幅提升，且能接受的入射角也有提升。并且，BSI可以进一步地实现堆叠图像传感器(stacking sensor)，提升sensor的集成度。
[0003]在制备BSI C本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片的制作方法，其特征在于，包括：提供一衬底，所述衬底具有第一掺杂浓度；在所述衬底上形成第一外延层，所述第一外延层具有第二掺杂浓度，所述第二掺杂浓度小于所述第一掺杂浓度；在所述第一外延层上形成第二外延层，所述第二外延层具有第三掺杂浓度，所述第三掺杂浓度小于所述第二掺杂浓度；在所述第二外延层中形成半导体器件；绑定承载基板后翻转所述衬底；对所述衬底进行高选择比刻蚀。2.如权利要求1所述的方法，其特征在于，对所述衬底进行高选择比刻蚀，包括：采用高选择比的湿法刻蚀，对所述衬底进行去除处理，使刻蚀停止在所述衬底与所述第一外延层之间的交界面处；其中，在同一刻蚀条件下，所述衬底的刻蚀速率与所述第一外延层的刻蚀速率之比大于300倍。3.如权利要求2所述的方法，其特征在于，在同一刻蚀条件下，所述衬底的刻蚀速率与所述第一外延层的刻蚀速率之比大于300倍，包括：所述衬底的第一掺杂浓度为1e17/cm3‑
1e19/cm3，所述高选择比的湿法刻蚀对所述衬底的刻蚀速率不小于8μm/min；所述第一外延层的第二掺杂浓度在1e14/cm3‑
1e16/cm3，所述高选择比的湿法刻蚀对所述第一外延层的刻蚀速率不大于0.02μm/min。4.如权利要求1
‑
3任一项所述的方法，其特征在于，所述第三掺杂浓度在1e13/cm3‑
1e14/cm3。5.如权利要求1
‑
4任一项所述的方法，其特征在于，在所述第一外延层上形成第二外延层，包括：在所述第一外延层上形成堆叠设置的多个子外延层，相邻两个所述子外延层的第三掺杂浓度和掺杂类型中的至少之一不同。6.如权利要求5所述的方法，其特征在于，相邻两个所述子外延层的第三掺杂浓度不同，其中沿着垂直于所述衬底的方向指向所述第二外延层的方向，各所述子外延层的第三掺杂浓度逐渐降低。7.如权利要求5所述的方法，其特征在于，相邻两个所述子外延层的掺杂类型不同，其中所述多个子外延层的P型掺杂的子外延层和所述多个子外延层的N型掺杂的子外延层交替排布。8.如权利要求1
‑
7任一项所述的方法，其特征在于，还包括：对所述第一外延层进行减薄处理，去除部分或全部所述第一外延层。9.如权利要求8所述的方法，其特征在于，对所述第一外延层进行减薄处理，...

【专利技术属性】
技术研发人员：施琛，唐样洋，潘撼，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：