传感器装置制造方法及图纸

提供了一种能够实现SPAD像素的小型化的传感器装置。传感器装置包括第一基板单元和接合到第一基板单元的第二基板单元。第一基板单元包括第一半导体基板和设置在第一半导体基板上的像素区域，在像素区域中，SPAD像素和多个可见光像素混排成阵列。第二基板单元包括面对第一半导体基板的第二半导体基板、设置在第二半导体基板上并连接到SPAD像素的SPAD电路以及设置在第二半导体基板上并连接到多个可见光像素的可见光像素电路。见光像素的可见光像素电路。见光像素的可见光像素电路。

【技术实现步骤摘要】
【国外来华专利技术】传感器装置


[0001]本公开涉及一种传感器装置。

技术介绍

[0002]通常，在由图像传感器拍摄的图像信息和由距离传感器测量的距离信息被组合以提供具有三维数据的图像的情况下，图像传感器和距离传感器用单独的相机模块制作并布置其各自的芯片，并且在后续电路的数据处理中匹配图像的信息和距离的信息。在这种情况下，需要多个相机模块，并且成本增加。此外，模块的安装面积增加，并且由于每个模块具有不同的光轴，近距离处的视差增加，并且需要考虑到视差的数据处理。
[0003]为了解决该问题，已经提出了一种其中芯片和逻辑电路被堆叠的堆叠型传感器(例如，参考专利文献1)，该芯片包括排列成阵列的单光子雪崩二极管(SPAD：single photon avaranche diode)像素(以下，称为SPAD阵列)。
[0004]引用列表
[0005]专利文献
[0006]专利文献1：日本专利申请特开第2019
‑
47486号

技术实现思路

[0007]专利技术要解决的问题
[0008]在其中多个SPAD像素布置成阵列的SPAD阵列下方与多个SPAD像素中的每个SPAD像素相对应地布置的SPAD电路具有如下问题，即，由于SPAD像素的尺寸受限于SPAD电路的尺寸而难以使SPAD像素小型化。
[0009]鉴于这种情况完成了本公开，并且本公开的目的在于提供一种能够使SPAD像素小型化的传感器装置。
[0010]问题的解决方案
[0011]根据本公开的一个方面的传感器装置包括第一基板单元和接合到第一基板单元的第二基板单元。第一基板单元包括第一半导体基板和设置在第一半导体基板上的像素区域，在像素区域中，SPAD像素和多个可见光像素混排成阵列。第二基板单元包括面对第一半导体基板的第二半导体基板、设置在第二半导体基板上并连接到SPAD像素的SPAD电路以及设置在第二半导体基板上并连接到多个可见光像素的可见光像素电路。
[0012]通过这种布置，传感器装置可以使用多个可见光像素作为用于摄像(即，用于图片图像获取)的像素，并且使用SPAD像素作为用于距离测量(即，用于距离图像获取)的像素。在第一半导体基板中，SPAD像素和多个可见光像素以混排方式布置成阵列，因此传感器装置可以在同一光轴上获取图片图像和距离图像。
[0013]此外，在第一半导体基板中，如果SPAD像素在平面图中尺寸减小(即，小型化)，则在SPAD像素周围产生与小型化的量相对应的空闲区域。在传感器装置中，SPAD像素和多个可见光像素以混排方式布置成阵列，因此可见光像素可以布置在由SPAD像素的小型化而产
生的空闲区域中。结果，SPAD像素可以被小型化，而其尺寸不受SPAD电路的尺寸限制。
附图说明
[0014]图1是示出根据本公开的第一实施例的传感器装置的构成例的框图。
[0015]图2是示出根据本公开的第一实施例的摄像单元的构成例的框图。
[0016]图3是示出根据本公开的第一实施例的距离测量单元的构成例的框图。
[0017]图4A是示出根据本公开的第一实施例的第一基板单元的第一构成例的平面图。
[0018]图4B是示出根据本公开的第一实施例的第二基板单元的第一构成例的平面图。
[0019]图5A是示出根据本公开的第一实施例的第一基板单元的第二构成例的平面图。
[0020]图5B是示出根据本公开的第一实施例的第二基板单元的第二构成例的平面图。
[0021]图6是示出位于像素区域正下方的SPAD电路的构成例的图。
[0022]图7是示出SPAD像素、AFE电路和TDC电路的连接示例以及AFE电路的构成例的图。
[0023]图8是示出传感器装置中的SPAD电路和CIS电路的每个操作示例的流程图。
[0024]图9是示出根据本公开的第一实施例的传感器装置的构成例的截面图。
[0025]图10是示出根据本公开的第一实施例的SPAD像素的构成例的截面图。
[0026]图11是示出根据本公开的第一实施例的SPAD像素和SPAD电路的尺寸示例(第一示例)的平面图。
[0027]图12是示出根据本公开的第一实施例的SPAD像素和SPAD电路的尺寸示例(第二示例)的平面图。
[0028]图13是示出根据本公开的第一实施例的SPAD像素和SPAD电路的尺寸示例(第三示例)的平面图。
[0029]图14是示出根据本公开的第一实施例的SPAD像素和SPAD电路的尺寸示例(第四示例)的平面图。
[0030]图15A是示出根据本公开的第一实施例的第一基板单元的构成例(变形例1)的平面图。
[0031]图15B是示出根据本公开的第一实施例的第二基板单元的构成例(变形例1)的平面图。
[0032]图16是示出根据本公开的第一实施例的传感器装置的构成例(变形例2)的截面图。
[0033]图17是示出根据本公开的第一实施例的传感器装置的构成例(变形例3)的截面图。
[0034]图18是示出根据本公开的第一实施例的第一基板单元的构成例(变形例4)的截面图。
[0035]图19A是示出第一半导体基板的背面侧的构成例(变形例4)的平面图。
[0036]图19B是示出第一半导体基板的正面侧的构成例(变形例4)的平面图。
[0037]图20是示出根据本公开的第一实施例的第一基板单元的构成例(变形例5)的截面图。
[0038]图21是示出根据本公开的第一实施例的第一基板单元的构成例(变形例6)的截面图。
[0039]图22是示出根据本公开的第一实施例的第一基板单元的构成例(变形例7)的截面图。
[0040]图23是示出根据本公开的第一实施例的第一基板单元的构成例(变形例7)的截面图。
[0041]图24A是按照工艺顺序示出根据本公开的第二实施例的传感器装置的制造方法的截面图。
[0042]图24B是按照工艺顺序示出根据本公开的第二实施例的传感器装置的制造方法的截面图。
[0043]图24C是按照工艺顺序示出根据本公开的第二实施例的传感器装置的制造方法的截面图。
[0044]图24D是按照工艺顺序示出根据本公开的第二实施例的传感器装置的制造方法的截面图。
[0045]图24E是按照工艺顺序示出根据本公开的第二实施例的传感器装置的制造方法的截面图。
[0046]图24F是按照工艺顺序示出根据本公开的第二实施例的传感器装置的制造方法的截面图。
[0047]图25是示出根据本公开的第三实施例的传感器装置的构成例的截面图。
[0048]图26A是示出根据本公开的第三实施例的CIS像素的布置示例的电路图。
[0049]图26B是示出根据本公开的第三实施例的CIS像素的布置示例的电路图。
[0050]图27是示出根据本公开的第三实施例的SPAD像素和SPAD电路的布置示例(变本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种传感器装置，所述传感器装置包括：第一基板单元；以及第二基板单元，其接合至所述第一基板单元，其中，所述第一基板单元包括：第一半导体基板；以及像素区域，其设置在所述第一半导体基板上，并且在所述像素区域中，SPAD像素和多个可见光像素混排成阵列，并且所述第二基板单元包括：第二半导体基板，其面对所述第一半导体基板；SPAD电路，其设置在所述第二半导体基板上并连接到所述SPAD像素；以及可见光像素电路，其设置在所述第二半导体基板上并连接到所述多个可见光像素。2.根据权利要求1所述的传感器装置，其中，所述第二半导体基板包括：第一电路区域，所述第一电路区域的位置在所述第一半导体基板和所述第二半导体基板彼此面对的方向上与所述像素区域的位置重叠；以及第二电路区域，所述第二电路区域位于所述第一电路区域周围并且所述第二电路区域的位置在所述第一半导体基板和所述第二半导体基板彼此面对的方向上不与所述像素区域的位置重叠，所述SPAD电路布置在所述第一电路区域中，并且所述可见光像素电路布置在所述第二电路区域中。3.根据权利要求2所述的传感器装置，其中，所述第一基板单元包括：第一布线层，其设置在所述第一半导体基板的面对所述第二半导体基板的表面上，所述第二基板单元包括：第二布线层，其设置在所述第二半导体基板的面对所述第一半导体基板的表面上，所述第一布线层包括：第一布线，其连接到所述SPAD像素，以及第二布线，其连接到所述多个可见光像素，所述第二布线层包括：第三布线，其连接到所述SPAD电路；以及第四布线，其连接到所述可见光像素电路，所述SPAD像素和所述SPAD电路经由所述第一布线和所述第三布线彼此连接，并且所述多个可见光像素和所述可见光像素电路经由所述第二布线和所述第四布线彼此连接。4.根据权利要求3所述的传感器装置，其中，所述第一布线层包括第一层间绝缘膜，所述第二布线层包括接合到所述第一层间绝缘膜的第二层间绝缘膜，并且在所述第一层间绝缘膜和所述第二层间绝缘膜之间的接合面上，所述第一布线和所述第三布线通过Cu
‑
Cu接合来接合，并且所述第二布线和所述第四布线通过Cu
‑
Cu接合来接
合。5.根据权利要求1...

【专利技术属性】
技术研发人员：津川英信，梶川绫子，
申请(专利权)人：索尼半导体解决方案公司，
类型：发明
国别省市：