【技术实现步骤摘要】
半导体结构及其制备方法、半导体器件及半导体晶圆
[0001]本专利技术属于半导体
，尤其涉及一种半导体结构及其制备方法、半导体器件及半导体晶圆。
技术介绍
[0002]近年来化合物半导体材料发展迅速，越来越广泛地应用于很多领域。化合物半导体材料主要的优点是电子迁移率较高和禁带宽度较大，使得其在半导体领域具有广阔的应用前景。
[0003]传统的半导体结构例如肖特基二极管采用N型掺杂半导体材料，如N型掺杂的硅材料，通过N型掺杂半导体材料中自由电子的移动实现其导通。采用N型掺杂半导体材料制作的半导体器件的电流密度较低，开关速度较慢。
技术实现思路
[0004]根据本专利技术实施例的第一方面，提供一种半导体结构，包括：
[0005]第一结构层；
[0006]第二结构层；
[0007]其中，所述第一结构层的材料为金刚石，所述第二结构层的材料为AlN，所述第一结构层和所述第二结构层形成异质结结构。
[0008]在一些实施例中，所述第一结构层作为衬底层；或，
[0009]所述半导体结构包括衬底，所述衬底位于所述第一结构层背离所述第二结构层的一侧表面。
[0010]在一些实施例中，所述第一结构层作为衬底层的，所述第一结构层的厚度为100μm
‑
300μm，所述半导体结构包括衬底的，所述第一结构层的厚度为0.2um
‑
5um；和/或，
[0011]所述第二结构层的厚度为3nm
‑
30nm。>[0012]在一些实施例中，述第一结构层作为沟道层，所述第二结构层作为势垒层，所述半导体结构包括：
[0013]帽层，设于所述第二结构层背离所述第一结构层的表面。
[0014]根据本专利技术实施例的第二方面，提供一种半导体器件，所述半导体器件包括如上所述的半导体结构，及位于所述异质结结构至少部分膜层背离所述衬底一侧的电极结构。
[0015]在一些实施例中，所述电极结构包括阴极和阳极；其中，所述半导体结构中设有帽层的，
[0016]所述帽层覆盖所述第二结构层，所述阳极和所述阴极位于所述帽层背离所述第一结构层的表面；
[0017]或者，
[0018]所述第二结构层的部分表面未被所述帽层覆盖，所述阳极与所述第二结构层的表面直接接触，所述阴极位于所述帽层背离所述第一结构层的表面；或者，
[0019]所述第二结构层的部分表面未被所述帽层覆盖，所述第二结构层未被所述帽层覆盖的区域设有第一通孔，所述阳极包括第一电极部和与所述第一电极部相连的第二电极部，所述第一电极部位于所述第一通孔内且与所述第一结构层的表面接触，所述第二电极部位于所述第二结构层背离所述第一结构层的表面；所述阴极位于所述帽层背离所述第一结构层的表面；或者，
[0020]所述帽层包括N型掺杂区和未掺杂区，所述阳极位于所述未掺杂区背离所述第一结构层的表面，所述阴极位于所述N型掺杂区背离所述第一结构层的表面。
[0021]在一些实施例中，所述电极结构包括阴极和阳极；其中，所述半导体结构中设有帽层的，
[0022]所述阴极包括第三电极部和与所述第三电极部相连的第四电极部；
[0023]所述阳极位于所述帽层背离所述第一结构层的表面；所述帽层设有第二通孔，所述第三电极部位于所述第二通孔内，且与所述第二结构层背离所述第一结构层的表面接触，所述第四电极部位于所述帽层背离所述第一结构层的表面；或者，
[0024]所述阳极位于所述帽层背离所述第一结构层的表面；所述半导体结构设有贯穿所述帽层及所述第二结构层的第三通孔，所述第三电极部位于所述第三通孔内，且与所述第一结构层的表面接触，所述第四电极部位于所述帽层背离所述第一结构层的表面。
[0025]在一些实施例中，所述半导体器件为发光二极管，肖特基二极管，或场效应晶体管。
[0026]在一些实施例中，所述半导体器件包括钝化层，所述钝化层包覆阴极、阳极的侧壁及所述帽层背离所述第一结构层的表面。
[0027]在一些实施例中，所述电极结构包括源极、栅极及漏极；其中，所述半导体结构中未设有帽层的，所述源极、栅极及漏极位于所述第二结构层背离所述第一结构层的表面；
[0028]所述半导体结构中设有帽层的，所述帽层覆盖所述第二结构层的，所述源极、栅极及漏极位于所述帽层背离所述第一结构层的表面。
[0029]在一些实施例中，所述半导体器件为HEMT器件。
[0030]根据本专利技术实施例的第三方面，提供一种半导体晶圆，包括多个如上所述的半导体器件，多个所述半导体器件阵列排布。
[0031]根据本专利技术实施例的第四方面，提供一种半导体结构的制备方法，包括：
[0032]形成第一结构层；
[0033]在所述第一结构层表面形成第二结构层；
[0034]其中，所述第一结构层的材料为金刚石，所述第二结构层的材料为AlN，所述第一结构层和所述第二结构层形成异质结结构。
[0035]在一些实施例中，采用高压高温(HPHT)方法和化学气相沉积(CVD)技术形成第一结构层。
[0036]在一些实施例中，在形成第一结构层之前，所述方法包括：
[0037]提供衬底；
[0038]所述形成第一结构层，包括：
[0039]在所述衬底之上形成第一结构层。
[0040]在一些实施例中，在提供衬底之后，所述方法包括：
[0041]对所述衬底表面进行抛光及清洗处理；
[0042]所述在所述衬底之上形成第一结构层包括：
[0043]在经抛光及清洗处理后的衬底表面形成第一结构层。
[0044]在一些实施例中，在形成第二结构层之后，所述方法包括：
[0045]在所述第二结构层背离所述第一结构层的表面形成帽层。
[0046]基于上述技术方案，上述异质结结构的第一结构层的材料采用金刚石，第二结构层的材料采用AlN，第一结构层的禁带宽度小于第二结构层的禁带宽度，使得在二者的界面处形成二维电子气，与传统的半导体器件依靠半导体材料中的自由电子从N型半导体向金属移动来实现半导体器件的导通相比，本申请实施例提供的半导体结构中，第一结构层与第二结构层的界面处形成的二维电子气具有更高的电子迁移率和更高的电子密度，使得半导体器件具有更高的电流密度和更高的输出功率、更快的开关速度、更低的正向导通压降、更低的反向电流及更高的工作电压。
附图说明
[0047]图1为本专利技术的一实施例提供的一种半导体结构的剖视图；
[0048]图2为本专利技术的一实施例提供的另一种半导体结构的剖视图；
[0049]图3为本专利技术的一实施例提供的又一种半导体结构的剖视图；
[0050]图4为本专利技术的一实施例提供的一种异质结结构的能带示意图；
[0051]图5为本专利技术的一实施例提供的一种半导体器件的剖视图；
[0052]图6为本专利技术的一实施例提供的另一种半导体器件本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：第一结构层；第二结构层；其中，所述第一结构层的材料为金刚石，所述第二结构层的材料为AlN，所述第一结构层和所述第二结构层形成异质结结构。2.如权利要求1所述的半导体结构，其特征在于，所述第一结构层作为衬底层；或，所述半导体结构包括衬底，所述衬底位于所述第一结构层背离所述第二结构层的一侧表面。3.如权利要求1所述的半导体结构，其特征在于，所述第一结构层作为衬底层的，所述第一结构层的厚度为100μm
‑
300μm，所述半导体结构包括衬底的，所述第一结构层的厚度为0.2um
‑
5um；和/或，所述第二结构层的厚度为3nm
‑
30nm。4.如权利要求1所述的半导体结构，其特征在于，所述第一结构层作为沟道层，所述第二结构层作为势垒层，所述半导体结构包括：帽层，设于所述第二结构层背离所述第一结构层的表面。5.一种半导体器件，其特征在于，所述半导体器件包括如权利要求1至4中任一项所述的半导体结构，及位于所述异质结结构至少部分膜层背离所述衬底一侧的电极结构。6.如权利要求5所述的半导体器件，其特征在于，所述电极结构包括阴极和阳极；其中，所述半导体结构中设有帽层的，所述帽层覆盖所述第二结构层，所述阳极和所述阴极位于所述帽层背离所述第一结构层的表面；或者，所述第二结构层的部分表面未被所述帽层覆盖，所述阳极与所述第二结构层的表面直接接触，所述阴极位于所述帽层背离所述第一结构层的表面；或者，所述第二结构层的部分表面未被所述帽层覆盖，所述第二结构层未被所述帽层覆盖的区域设有第一通孔，所述阳极包括第一电极部和与所述第一电极部相连的第二电极部，所述第一电极部位于所述第一通孔内且与所述第一结构层的表面接触，所述第二电极部位于所述第二结构层背离所述第一结构层的表面；所述阴极位于所述帽层背离所述第一结构层的表面；或者，所述帽层包括N型掺杂区和未掺杂区，所述阳极位于所述未掺杂区背离所述第一结构层的表面，所述阴极位于所述N型掺杂区背离所述第一结构层的表面。7.如权利要求5所述的半导体器件，其特征在于，所述电极结构包括阴极和阳极；其中，所述半导体结构中设有帽层的，所述阴极包括第三电极部和与所述第三电极部相连的第四电极部；所述阳极位于所述帽层背离所述第一结构层的表面；所述帽层设有第二通孔，所述第...
【专利技术属性】
技术研发人员：樊永辉，朱雷，刘国梁，何溢勇，许明伟，樊晓兵，
申请(专利权)人：深圳市汇芯通信技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。