GaN衬底晶体管器件及其制备方法技术

本申请公开了GaN衬底晶体管器件及其制备方法，其中，GaN衬底晶体管器件，包括：GaN衬底，具有第一表面和第二表面；SiN

【技术实现步骤摘要】
GaN衬底晶体管器件及其制备方法


[0001]本专利技术涉及半导体器件领域，具体涉及GaN衬底晶体管器件及其制备方法。

技术介绍

[0002]以氮化镓(GaN)为代表的第三代宽禁带半导体材料凭借优异的材料特性，打破了Si材料的限制，为电子技术注入了新鲜血液。相对于第一代和第二代半导体，GaN的禁带宽度比较大同时本征载流子浓度比Si低数个量级。因此，GaN基功率器件应当具有更低的本征漏电流，有望在更高温度和抗辐照领域广泛应用。氮化硅(SiN
x
)的化学性质极其稳定，耐腐蚀，除氢氟酸外不与其他其他无机酸反应，并且在800℃以下的干燥气氛中不与氧发生反应。
[0003]针对GaN基MOS器件，栅介质层材料普遍以二氧化硅(SiO2)为首选，通常采用磁控溅射制备。GaN与SiO2之间存在着严重的晶格失配导致界面缺陷，这种缺陷的存在会降低沟道中载流子迁移率。

技术实现思路

[0004]本专利技术针对上述问题，提出了GaN衬底晶体管器件及其制备方法，用于解决目前技术中的SiO2栅介质层存在的介电常数低和常规器件中载流子浓度低的缺点。
[0005]本专利技术采取的技术方案如下：
[0006]一种GaN衬底晶体管器件，包括：
[0007]GaN衬底，具有第一表面和第二表面；
[0008]SiN
x
薄膜，形成在所述GaN衬底的第一表面；
[0009]栅电极，形成在所述GaN衬底的第二表面；
[0010]Te材料层，形成在所述SiN
x
薄膜的表面；
[0011]源电极，形成在所述Te材料层上；
[0012]漏电极，形成在所述Te材料层上。
[0013]本申请使用GaN作为衬底，其本身的致密度较好，具有良好的导电特性，且在构建晶体管的过程中提供了一个干净的界面，消除了界面的悬挂件，提高了界面的特性；SiN
x
薄膜相比于SiO2的介电常数高，可以避免在施加电场的作用下，电子聚集在栅层，可以有效降低栅极电流的泄露，提高GaN器件的抗击穿能力和器件稳定性；使用GaN与Te构成的晶体管，由于Te材料具有较高的载流子迁移率，同时具有偏振的效果，可大幅度提高晶体管的性能。
[0014]实际运用时，在制备时，可以通过控制沉积SiN
x
薄膜的间距，使得晶体管器件的电流大小可控，这有利于功率器件的小型化集成。
[0015]于本专利技术其中一实施例中，所述GaN衬底的厚度为10
‑
50nm。
[0016]于本专利技术其中一实施例中，所述SiN
x
薄膜的厚度为1
‑
100nm。
[0017]于本专利技术其中一实施例中，所述Te材料层的厚度为1
‑
50nm。
[0018]本申请还公开了一种GaN衬底晶体管器件的制备方法，包括以下步骤：
[0019]S1、提供GaN基底并清洗，所述GaN基底具有第一表面和第二表面；
[0020]S2、通过光刻工艺在GaN衬底的第一表面光刻出图案，使用化学气相沉积或物理气相沉的方法在GaN衬底上沉积得到SiN
x
薄膜；
[0021]S3、对SiN
x
薄膜进行惰性气体退火处理，然后冷却；
[0022]S4、在所述SiN
x
薄膜上形成Te材料层；
[0023]S5、在所述GaN基底的第二表面蒸镀形成栅电极，在Te材料层上蒸镀形成源电极和漏电极。
[0024]于本专利技术其中一实施例中，所述步骤S2中，SiN
x
薄膜的沉积温度200
‑
500℃。
[0025]于本专利技术其中一实施例中，步骤S2中，光刻图像的间距大小为1
‑
20μm。
[0026]光刻图像的间距大小即为沟道长度。
[0027]于本专利技术其中一实施例中，步骤S3中，惰性气体为为氮气、氩气或氩氢混合气体。
[0028]于本专利技术其中一实施例中，步骤S3中，退火温度为200
‑
500℃。
[0029]通过退火处理能够使作为栅介质的SiN
x
薄膜的可靠性增强。
[0030]于本专利技术其中一实施例中，所述GaN衬底的厚度为10
‑
50nm；所述SiN
x
薄膜的厚度为1
‑
100nm；所述Te材料层的厚度为1
‑
50nm。
[0031]实际运用时，步骤S5中采用金等常用金属作为电极材料。
[0032]本专利技术的有益效果是：本申请使用GaN作为衬底，其本身的致密度较好，具有良好的导电特性，且在构建晶体管的过程中提供了一个干净的界面，消除了界面的悬挂件，提高了界面的特性；SiN
x
薄膜相比于SiO2的介电常数高，可以避免在施加电场的作用下，电子聚集在栅层，可以有效降低栅极电流的泄露，提高GaN器件的抗击穿能力和器件稳定性；使用GaN与Te构成的晶体管，由于Te材料具有较高的载流子迁移率，同时具有偏振的效果，可大幅度提高晶体管的性能。
附图说明
[0033]图1是GaN衬底晶体管器件的示意图；
[0034]图2是；GaN衬底晶体管器件的转移曲线；
[0035]图3是：GaN衬底晶体管器件的输出曲线。
[0036]图中各附图标记为：
[0037]1、GaN衬底；2、SiN
x
薄膜；3、栅电极；4、Te材料层；5、源电极；6、漏电极。
具体实施方式
[0038]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
[0039]在本申请的描述中，需要说明的是，术语“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第
二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
[0040]在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
[0041]下面结合各附图，对本专利技术做详细描述。
[0042]如图1所示一种GaN衬底1晶体管器件，包本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种GaN衬底晶体管器件，其特征在于，包括：GaN衬底，具有第一表面和第二表面；SiN
x
薄膜，形成在所述GaN衬底的第一表面；栅电极，形成在所述GaN衬底的第二表面；Te材料层，形成在所述SiN
x
薄膜的表面；源电极，形成在所述Te材料层上；漏电极，形成在所述Te材料层上。2.如权利要求1所述的GaN衬底晶体管器件，其特征在于，所述GaN衬底的厚度为10
‑
50nm。3.如权利要求1所述的GaN衬底晶体管器件，其特征在于，所述SiN
x
薄膜的厚度为1
‑
100nm。4.如权利要求1所述的GaN衬底晶体管器件，其特征在于，所述Te材料层的厚度为1
‑
50nm。5.一种GaN衬底晶体管器件的制备方法，其特征在于，包括以下步骤：S1、提供GaN基底并清洗，所述GaN基底具有第一表面和第二表面；S2、通过光刻工艺在GaN衬底的第一表面光刻出图案，使用化学气相沉积或物理气相沉的方法在GaN衬底上沉积得到SiN
x
薄膜；S3、对SiN
x
薄膜进行...

【专利技术属性】
技术研发人员：李京波，孙一鸣，王小周，
申请(专利权)人：浙江芯科半导体有限公司，
类型：发明
国别省市：