一种用于限制耦合变压器推拉式整流器的开关场效应晶体管（Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ ｓｗｉｔｃｈｉｎｇ，ｓｗｉｔｃｈｉｎｇ ＦＥＴ）的最大漏源电压（ｄｒａｉｎ－ｓｏｕｒｃｅ ｖｏｌｔａｇｅ，简写ＶＤＳ）的电路，该整流器具有一个最大ＤＣ供应电压Ｖ↓［ＩＮ＿ＭＡＸ］。所述ＶＤＳ被推拉式晶体管和整流器电路的漏电感加强。所述限制电路桥连接开关晶体管的漏极并进一步包括一系列的相互连接的两个对立的稳压二极管（Ｚｅｎｅｒ ｄｉｏｄｅ），所述每一个稳压二极管都具有一个稳压电压Ｖ↓［ｚｘ］（Ｚｅｎｅｒ ｖｏｌｔａｇｅ）。本发明专利技术适用于Ｎ沟槽场效应晶体管和Ｐ沟槽场效应晶体管。设定Ｖ↓［ｚｘ］略微大于或等于２×Ｖ↓［ＩＮ＿ＭＡＸ］，因此两个对立的稳压二极管把最大ＶＤＳ钳位在大约Ｖ↓［ＩＮ＿ＭＡＸ］＋１／２Ｖ↓［ｚｘ］的数值处。所述具有完整ＶＤＳ钳位的功率开关装置包括：一个开关晶体管，所述开关晶体管具有一个源极引线、一个漏极引线和一个栅极引线；一个稳压二极管，所述稳压二极管具有一个稳压电压Ｖ↓［ｚｘ］并且具有第一引线和第二引线，所述稳压二极管的第二引线进一步连接所述漏极引线。
【技术实现步骤摘要】
本专利技术属于功率电子
，具体涉及在功率开关电路中对电压过冲的控制和抑制。
技术介绍
功率转换电路目前正被普遍的应用于电子领域，例如开关电源、直流电-直流电 (DC-DC)电压转换及直流电-交流电(DC-AC)电压转换。在操作这种转换电路时，经常遇到的一种情况是当功率转换装置，例如关闭 MOSFET (金属氧化物场效应晶体管，Metal-Oxide-Semiconductor Field-Effect Transistor)防止非钳位或部分钳位电感负载，在关闭时，由于功率MOSFET装置的栅 极驱动器，负载电流变化的高比率(简写di/dt)通常被电感负载所影响。这通常导致相 应过冲电压和振荡，这是因为储存在非钳位电路电感中的漏电感能量在减弱消失前与寄生 电路电容发生共振。过度的振荡可能导致功率损耗，过冲电压的过度峰值电压可能导致功 率MOSFET装置雪崩击穿并产生永久性的装置故障。此外，过冲电压和共振还可能导致 高强度的EMI/RFI (电磁干扰/射频干扰)控制和/或辐射，从而导致对邻近的其他敏感 电子系统的操作产生不利干扰。现在已经对过冲电压和共振现行进行了诸多研究，以尽可能减少其不利影响。其解决 方案包括增加MOSFET的缓冲、通过减少栅极关闭电流以减小关闭速度等等。上述解决 方案通常需要许多额外的组件和/或效率很低。因此现在需要有效降低由高比率的负载电 流变化di/dt所导致的过冲电压和共振。以下是本专利技术的参考文献1、 F Merienne ， J Roudet ，丄LSchanen ， "Switching disturbance due to source inductance for a power MOSFET: analysis and solutions" ， IEEE Power ElectronicsSpecialists Conference, PESC 1996年第20巻第1743 1747页；2、 G Nobauer ， DAhlers禾卩J Ruiz-Sevillano， "A method to determine parasiticinductances in Buck Converter topologies", Infineon Application Note ， 2004年6月； 3、 Qun Zhao， Goran Stojcic， "Characterization of Cdv/dt induced power loss inSynchronous Buck DC-DC converters", IEEE Applied Power Electronics Conference,APEC， 2004年第1巻第292 297页；4 、 Bo Yang， Jason Zhang "Effect and Utilization of Common Source Inductancein Synchronous Rectification", IEEE Applied Power Electronics Conference, APEC2005， 1996年第3巻第1449 1453页；5、 WTeulings， 丄L Schanen， J Roudet， "MOSFET switching behavior underinfluence of PCB stray inductance", IEEE Industry Applications Conference, 1996年第3巻第M49 1453页。
技术实现思路
本专利技术公开了一种用于限制耦合变压器推拉式整流器的开关场效应晶体管 (Field-Effect Transistor switching, switching FET)的最大漏源电压(drain-source voltage,简写VDS)的电路，该整流器具有一个最大DC供应电压Vin_max。所述VDS被推拉式晶体管和整流器电路的漏电感加强。所述限制电路桥连接开关晶体管的漏极并进 一步包括一系列的相互连接的两个对立的稳压二极管(Zenerdiode)，所述每一个稳压二 极管都具有一个稳压电压Vzx (Zener voltage)。本专利技术适用于N沟槽场效应晶体管和P 沟槽场效应晶体管。在一些具体实施例中，设定Vzx略微大于或等于2XV!n一max，因此两个对立的稳压二极管把最大VDS钳位在大约VIN_MAX+ 1/2Vzx的数值处。在另一个实施例中，具有完整VDS钳位的功率开关装置包括一个开关晶体管，所述开关晶体管具有一个源极引线、一个漏极引线和一个栅极引线; 一个稳压二极管，所述稳压二极管具有一个稳压电压Vzx并且具有第一引线和第二引线，所述稳压二极管的第二引线进一步连接所述漏极引线。连接具有完整VDS钳位的功率开关装置中的两个，作为一个耦合变压器推拉式整流器的一对开关场效应晶体管，其中所述耦合变压器推拉式整流器具有一个最大DC供应电 压V^max，所述两个稳压二极管的第一引线相互连接，从而使得所述两个具有完整VDS 钳位的功率开关装置在最大VDS被钳位在大约Vin_max+1/2Vzx的情况下，执行推拉式功 率开关的相应任务。在一个进一步实施例中，所述开关FET是一个N沟槽FET并且所述稳压二极管的第 二引线是其负极。在一个可选实施例中，所述开关FET是一个P沟槽FET并且所述稳压二极管的第二 引线是其正极。在一个具有N沟槽开关FET的实施例中，所述开关FET是一个底部漏极沟槽FET, 所述稳压二极管是一个底部负极装置，并且共享他们的相应底部漏极和底部负极，在一个 单一晶片上形成所述开关FET和稳压二极管，所述晶片具有普通的位于晶片基底顶部的 N层(N-layer)。本专利技术公开了一种用于限制耦合变压器推拉式整流器的开关场效应晶体管 (Field-Effect Transistor switching, switching FET)的最大漏源电压(drain-source voltage,简写VDS)的方法，该整流器具有一个最大DC供应电压VIN—MAX。所述VDS 被推拉式晶体管和整流器电路的漏电感加强。该方法包括基于所述VDS超过VDS最大 值(VDSmax)的倾向，自动生成一个内部漏极电流，所述内部漏极电路在开关FET的 漏极间流动并具有相应的电能损耗，因此限制了最大VDS。在一个进一步实施例中，自动生成内部漏极电流的过程进一步包括提供一个电路以桥 连接开关FET的各漏极。所述桥连接电路具有一种基于任一开关FET的VDS超过一个 预先确定限制值的倾向的非破坏性击穿。在一个进一步实施例中，提供桥连接电路的过程进一步包括提供一系列的相互连接的两个对立的稳压二极管，所述每一个稳压二极管都具有一个稳压电压Vzx，该Vzx被设定 略微大于或等于2XVIN_MAX，因此最大VDS的值大约为VIN—MAX+1/2VZX。本专利技术的以上各方面以及其众多的实施例将在下文中进一步叙述，以便于本领域技术 人员对其的理解。附图说明为了更全面的描述本专利技术的众多实施例，参考以下附图做进一步说明。然而，这些附 图仅用于描述，并不用于限定本专利技术本文档来自技高网...
【技术保护点】
一种用于限制耦合变压器推拉式整流器的主要开关场效应晶体管（ｓｗｉｔｃｈｉｎｇ ＦＥＴ）的最大漏源电压（ＶＤＳ）的电路，所述整流器具有一个最大ＤＣ供应电压Ｖ↓［ＩＮ＿ＭＡＸ］，所述ＶＤＳ被推拉式晶体管和整流器电路的漏电感加强，所述用于限制最大ＶＤＳ的电路包括一个电路桥连接主要开关ＦＥＴ的漏极，其特征在于，所述桥连接电路进一步包括一系列的相互连接的两个对立的稳压二极管（Ｚｅｎｅｒ ｄｉｏｄｅ），所述每一个稳压二极管都具有一个稳压电压Ｖｚｘ（Ｚｅｎｅｒ ｖｏｌｔａｇｅ）。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：圣杰哈佛纳，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：BM[百慕大]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。