双方向元件及其制造方法技术

本发明专利技术提供双方向元件及其制造方法，该元件具有：基于沟槽的第一、二分割区；沟槽底面形成的第一导电型第一区；第一、二分割区中形成的、与沟槽侧壁和第一区连接的第二导电型第二、三区；在第一、二分割区与沟槽侧壁连接且分别与第二、三区连接形成的第一导电型第四、五区；在第一分割区的沟槽侧壁上从第一区至第四区形成的第一控制电极和从第一区至第五区形成的第二控制电极；在第四、五区上分别形成的第一、二主电极；在第一、二区之间与第一、三区之间具有杂质浓度比第一区低的第六区，在每一控制电极的内侧具有经层间绝缘膜到达第一区的导电体，具有在沟槽底面形成的、与第二、三区连接的第二导电型第七区，导电体通过层间绝缘膜到达第七区。

【技术实现步骤摘要】

本专利技术涉及具有双方向元件的功耗集成电路(PowerIC)等半导体 装置及其制造方法。
技术介绍
在电池等的电源装置中，需要控制电池充电的情况和电池放电(将 电流供给负载)的情况两者，以防止电池的过分充电和过分放电。由 于这样，必需要有可以接通和断开交流信号或交流电力的双方向的半 导体开关。作为该双方向的半导体开关，可以使用将单方向半导体元 件反向并联连接的复合型双方向元件。另外，使用在同一个半导体基板上集成该复合型双方向元件和控 制它的控制用IC的功耗集成电路(Power IC)，可使电流装置尺寸减小。还开发了单一的双方向元件。作为一个例子，提出了双方向横式 绝缘栅极晶体管(LIGBT)(例如，参见非专利文献l)。下面，说明 这种双方向LIGBT的结构和动作。图30为双方向LIGBT的主要部分的截面图。在双方向LIGBT中， 在n半导体层503的表面侧形成二个p+阱区域504、 505，在p+阱区域 504、 505中，形成n+发射极区域506、 507。 p+阱区域504、 505在n 半导体层503的表面上露出，并且离开规定距离(偏移距离)，以便 可以维持规定的耐压。另外，n+发射极区域506、 507在n半导体层503 的表面(p+阱区域504、 505的表面)露出。在p+阱区域504、 505中，在位于二个n+发射极区域506、 507之5间的部位上，通过栅极绝缘膜508、 509，形成由多晶硅等制成的绝缘 栅极型式的栅极电极510、 511。另外，以跨在p+阱区域504、 505和 n+发射极区域506、 507上的形式，形成发射极电极512、 513。利用这 种结构，如果控制加在栅极电极510、 511上的电压，则可以控制在发 射极电极512、 513之间双方向流动的主电流的接通和断开。图31表示图30的双方向LIGBT的输出特性。由于当没有达到由 pn结的藏在内部的电位引起的上升电压(0.6V)以上时，没有主电流 开始流过，在小电流区域中，接通电压高，接通损失大。为了改善这点，具有利用上升时电压为零的MOSFET，形成双方 向元件的单一的双方向MOSFET (例如，参见专利文献1)。现说明 其内容。图32为现有的双方向MOSFET的主要部分的截面图。这里举了 一个双方向LDMOSFET (横向双扩散的MOSFET : Lateral Double-Diffiised MOSFET)作为例子。与上述例子同样，具有SOI结 构，通过绝缘层102，在半导体基板101上形成n半导体层103。在n 半导体103的表面侧形成二个n—漏极区域104、 105;同时，在两个 rT漏极区域104、 105之间形成p+阱区域106。 p+阱区域106形成于达 到绝缘层102的深度，将n半导体基板103分割成二个区域。另外， 在p+阱区域106中，形成二个11++源极区域107、 108;同时，在两个 11++源极区域107、 108之间，形成？++基极接点109区域。11++漏极区域 104、 105和p+阱区域106，在n半导体基极103的表面露出；11++源极 区域107、 108、 ？++基极接触区域109在？+阱区域106表面露出。在？+ 阱区域106上，通过栅极绝缘膜110、 111形成绝缘栅极型的栅极电极 112、 113。两个栅极电极112、 U3共用连接。漏极电极114、 115分 别与11++漏极区域104、 105连接。另外，源极电极117以横跨连接的 形式，与n—源极区域107、 108和？++基极接触区域109连接。在使上述双方向LDMOSFET接通的状态下，将电压加在栅极电极 112、 113和源极电极U7之间，使栅极电极112、 113成为正电位。这 时，在p+阱区域106的栅极绝缘膜110、 lll下面形成沟道。如果将电 压加在漏极电极114、 115之间，使漏极电极114侧成为高电位，则电 子电流通过漏极电极114—11++漏极区域104—n半导体层103 —与栅极电极112对应的沟道一11++源极区域107—源极电极117—11++源极区域 108—与栅极电极113对应的沟道一n半导体层103—11++源极区域105 —漏极电极115的路径流动。这时，电流是电子电流占支配地位(即 单极性的)，因为不与电流通道接合，因此即使在低电位时，不产生 偏置成分。即在微小电流区域中，直线性好。当加在漏极电极114、 115 上的电压极性相反时，电流的方向相反，也可同样动作。结果，如图 33所示，可以流过交流电流，同时在微小电流区域上也可以期待直线 性好的动作。另一方面，在使上述双方向LDMOSFET处在断开状态下，使栅极 电极112、 113和源极电极117短路。这样，在p+阱区域106中，在栅 极绝缘膜110、 111下面形成的沟道消灭，没有电子电流流动，成为断 开的状态。在断开状态下，即使将正负偏移的电压加在漏极电极114、 115之间，也没有电流流过。即对交流电压成为断开状态。这时，耐压 等于双方向LDMOSFET的单侧部分的耐压。利用具有上述双方向LDMOSFET的1个芯片，可以接通和断开交 流电力。另外，导通时，在微小电流区域中，电压和电流特性的直线 性好，可以用于接通和断开信号电流。另外，因为栅极电极112、 113 共用连接，源极电极117为1个，给予栅极控制信号的驱动电路也是 一个，因此容易控制。如上所述，由于主电流不通过pn结，而通过沟道流动，因此，基 本上与流过电阻的电流相同。电流在零电压以上流动，在小电流区域 上的接通电压小，因此可以减小接通损失。专利文献1:特开平11一224950号公报。非专利文献l: ISPSD (国际动力半导体零件和集成电路学术读者 i寸i仑会International Symposium on Power Semiconducter Devices and ICs) ， 1997， pp37—40。专利技术要解决的问题然而，图32的双方向LDMOSFET的耐压，由于是用双方向 LDMOSFET的一侧的MOSFET的耐压维持，为了维持顺逆耐压，必 需要在两侧的MOSFET都分别耐压，这样，占有面积要2倍，漏极区 域间的占有面积增大。另外，由于是平面结构，使构成双方向LDMOSFET的元件尺寸减小困难，因此，难以改善接通电压。
技术实现思路
本专利技术的目的是要解决上述问题，提供一种可提高双方向元件的 元件密度，可减小接通电压的高耐压的半导体装置及其制造方法。 解决问题所用的方法为了达到上述目的， 一种双方向元件，它具有-由在第一导电型半导体区域内形成的沟槽，将上述半导体区域的 表面层分割而形成的第一和第二分割半导体区域；在上述沟槽的底面或底面和侧壁上形成的第一导电型的第一区域；分别在上述第一和第二分割半导体区域中形成的，与上述沟槽侧 壁和上述第一区域连接的第二导电型的第二和第三区域；在上述第一分割半导体区域中，与上述沟槽侧壁连接、和与上述 第二区域连接形成的第一导电型的第四区域；在上述第二分割半导体区域中，与上述沟槽侧壁连接、和与上述 第三区域连接形成的第一导电型的第五区域；在上述第一分割半导体区域的上述沟槽侧壁上，从上述第一区域 至本文档来自技高网...

【技术保护点】
一种双方向元件，其特征在于，具有：　由在第一导电型半导体区域内形成的沟槽，将所述半导体区域的表面层分割形成的第一和第二分割半导体区域；　在所述沟槽的底面或底面和侧壁上形成的第一导电型的第一区域；　分别在所述第一和第二分割半 导体区域中形成的、与所述沟槽侧壁和所述第一区域连接的第二导电型的第二和第三区域；　在所述第一分割半导体区域中，与所述沟槽侧壁连接、与所述第二区域连接形成的第一导电型第四区域；　在所述第二分割半导体区域中，与所述沟槽侧壁连接、与所 述第三区域连接形成的第一导电型的第五区域；　在所述第一分割半导体区域的所述沟槽侧壁上，从所述第一区域至所述第四区域，经第一绝缘膜形成的第一控制电极；　在所述第一分割半导体区域的所述沟槽侧壁上，从所述第一区域至所述第五区域，经第二 绝缘膜形成的第二控制电极；　在所述第四区域上形成的第一主电极；和　在所述第五区域上形成的第二主电极，　在所述第一区域和所述第二区域之间与所述第一区域和所述第三区域之间，具有比所述第一区域的杂质浓度低的第六区域，　在每 一个所述控制电极的内侧，具有经层间绝缘膜到达所述第一区域的导电体，　具有在所述沟槽底面形成的、与所述第二和第三区域连接的第二导电型的第七区域，　所述导电体通过层间绝缘膜到达所述第七区域。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：北村睦美，藤岛直人，
申请(专利权)人：富士电机电子技术株式会社，
类型：发明
国别省市：JP[日本]