一种降低哈希算法运算功耗的电路结构及算法设计制造技术

本发明专利技术公开了电路结构及算法设计技术领域的一种降低哈希算法运算功耗的电路结构及算法设计，包括：步骤一：提供N个阻变式存储器存内计算模块，每个计算模块里通过阻变式存储器、固定哈希常量进行加密部分计算；步骤二：当阻变式存储器和固定哈希常量1在存内计算模块内部完成第一次加密计算后，输出数据进入循环加密，重复计算直至第N次；步骤三：经过N次循环加密计算以后，输出一个最终的报文摘要，该降低哈希算法运算功耗的电路结构及算法设计，结构设计合理，以传统的代码形式实现运算，其功耗难以降低，为此我们提出了一种降低哈希算法运算功耗的电路结构及算法设计。运算功耗的电路结构及算法设计。运算功耗的电路结构及算法设计。

【技术实现步骤摘要】
一种降低哈希算法运算功耗的电路结构及算法设计


[0001]本专利技术涉及电路结构及算法设计
，具体为一种降低哈希算法运算功耗的电路结构及算法设计。

技术介绍

[0002]随着我国大数据、人工智能技术的快速发展，越来越多的智能设备在使用中产生了海量数据，从应用的发展趋势来看，智能设备逐渐偏向拥有超低功耗、超强数据处理能力的特点，哈希算法即散列函数，是指将任意长度的二进制值串映射为固定长度的二进制值串，作为一种加密算法，可应用于安全加密、唯一标识、数据校验、散列函数、负载均衡、数据分片、分布式存储等场景，可满足加密存储、快速检索海量数据的需求，哈希算法具有运算数据量大、访问次数多的特点，易造成计算过程中产生大量的功耗，如何降低哈希算法操作带来的功耗，成为目前亟待优化的问题。
[0003]随着AI芯片电路的设计逐渐贴合低功耗、高计算能效的智能设备特性，硬件性能优化已成为顺应人工智能发展的必然趋势，在经济社会进行数字化转型的当下，数据的安全性需求推动了哈希算法在信息加密场景的应用，随着数据运算量的增加，以及算法本身计算结构的复杂性，以传统的代码形式实现运算，其功耗难以降低，为此我们提出了一种降低哈希算法运算功耗的电路结构及算法设计。

技术实现思路

[0004]本专利技术的目的在于提供一种降低哈希算法运算功耗的电路结构及算法设计，以解决上述
技术介绍
中提出了随着AI芯片电路的设计逐渐贴合低功耗、高计算能效的智能设备特性，硬件性能优化已成为顺应人工智能发展的必然趋势，在经济社会进行数字化转型的当下，数据的安全性需求推动了哈希算法在信息加密场景的应用，随着数据运算量的增加，以及算法本身计算结构的复杂性，以传统的代码形式实现运算，其功耗难以降低的问题。
[0005]为实现上述目的，本专利技术提供如下技术方案：一种降低哈希算法运算功耗的电路结构及算法设计，包括：
[0006]步骤一：提供N个阻变式存储器存内计算模块，每个计算模块里通过阻变式存储器、固定哈希常量进行加密部分计算；
[0007]步骤二：当阻变式存储器和固定哈希常量1在存内计算模块内部完成第一次加密计算后，输出数据进入循环加密，重复计算直至第N次；
[0008]步骤三：经过N次循环加密计算以后，输出一个最终的报文摘要。
[0009]优选的，步骤一所述的哈希算法的操作数据主要划分为初始数据和固定哈希常量，输入原始数据进入阻变式存储器存内计算模块。
[0010]优选的，步骤二所述的对于每次计算来说，哈希常量是固定的，且所有循环加密都会通过同样的计算方式处理每次不同的哈希常量，完成初始数据和哈希常量的交互循环计算，并且在数据移位计算时，可以采用串行操作先选择移位后数据上的对应的1个bit，统一
输送至XOR单元上处理和读出，一个cycle输出1bit，共32个cycle。
[0011]优选的，将第一个cycle的数据右移3位、7位和18位，并做XOR运算；将第二个cycle，的数据右移4位、8位和19位，并做XOR运算，以此类推。
[0012]优选的，把32位数据分成4组，每个时钟周期(CLKcycle)选出3组，这3组数据通过一个XOR后，再经过一个多路选择器(MUX)选通出来，MUX由同一个CLK信号控制，利用D触发器(DFF)做成的移位寄存器，把CLK分成32个cycle，以第一个CLKcycle作为开关，把数据分别右移3位、7位、18位后送到3个SA上，完成XOR运算后经过MUX输出，同一时间内仅有1个MUX被选中，且同一时间内被选择的3个数据不会被分在同一组内。
[0013]优选的，哈希常量是固定值，这些常数可以存于非易失性的阻变式存储器中，得益于非易失性存储器的数据非易失性特点，除非哈希常量本身发生改变，否则所有的参数只需写入存储器，就可以持续循环使用。并且使用串行移位的方法可以减少大部分的SA模块和逻辑门单元。
[0014]与现有技术相比，本专利技术的有益效果是：该降低哈希算法运算功耗的电路结构及算法设计，通过使用基于非易失性阻变式存储器的存内计算，解决了哈希算法的操作功耗、运算成本等问题，实现了将所有常数都永久保存在系统存储器内，并且通过改变哈希算法中的数据移位计算方式，在优化电路结构的基础上利用串行操作大幅降低SA个数，大大降低了系统的计算成本，减少了运算功耗，提升了哈希算法在信息加密和查询操作上的安全性和可靠性，可应用于智慧工业、智能安防等领域的鉴权、认证、加密、索引等需要运算加密和数据校验的使用场景。
附图说明
[0015]图1为本专利技术初始数据和哈希常量的交互循环计算结构示意图；
[0016]图2为本专利技术经过N次循环加密计算结构示意图；
[0017]图3为本专利技术串行移位计算结构示意图；
[0018]图4为本专利技术非易失性阻变式存储器的存内计算实现哈希运算结构示意图。
具体实施方式
[0019]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0020]实施例一：
[0021]请参阅图1
‑
4，本专利技术提供一种技术方案：一种降低哈希算法运算功耗的电路结构及算法设计，包括：
[0022]步骤一：提供N个阻变式存储器存内计算模块，每个计算模块里通过阻变式存储器、固定哈希常量进行加密部分计算；
[0023]步骤二：当阻变式存储器和固定哈希常量1在存内计算模块内部完成第一次加密计算后，输出数据进入循环加密，重复计算直至第N次；
[0024]步骤三：经过N次循环加密计算以后，输出一个最终的报文摘要。
[0025]步骤一所述的哈希算法的操作数据主要划分为初始数据和固定哈希常量，输入原始数据进入阻变式存储器存内计算模块。
[0026]步骤二所述的对于每次计算来说，哈希常量是固定的，且所有循环加密都会通过同样的计算方式处理每次不同的哈希常量，完成初始数据和哈希常量的交互循环计算，并且在数据移位计算时，可以采用串行操作先选择移位后数据上的对应的1个bit，统一输送至XOR单元上处理和读出，一个cycle输出1bit，共32个cycle。
[0027]将第一个cycle的数据右移3位、7位和18位，并做XOR运算；将第二个cycle，的数据右移4位、8位和19位，并做XOR运算，以此类推。
[0028]把32位数据分成4组，每个时钟周期(CLKcycle)选出3组，这3组数据通过一个XOR后，再经过一个多路选择器(MUX)选通出来，MUX由同一个CLK信号控制，利用D触发器(DFF)做成的移位寄存器，把CLK分成32个cycle，以第一个CLKcycle作为开关，把数据分别右移3位、7位、18位后送到3个SA上，完成XOR运算后经过MUX输出，同一时间内仅有1个M本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降低哈希算法运算功耗的电路结构及算法设计，其特征在于：包括：步骤一：提供N个阻变式存储器存内计算模块，每个计算模块里通过阻变式存储器、固定哈希常量进行加密部分计算；步骤二：当阻变式存储器和固定哈希常量1在存内计算模块内部完成第一次加密计算后，输出数据进入循环加密，重复计算直至第N次；步骤三：经过N次循环加密计算以后，输出一个最终的报文摘要。2.根据权利要求1所述的一种降低哈希算法运算功耗的电路结构及算法设计，其特征在于：步骤一所述的哈希算法的操作数据主要划分为初始数据和固定哈希常量，输入原始数据进入阻变式存储器存内计算模块。3.根据权利要求1所述的一种降低哈希算法运算功耗的电路结构及算法设计，其特征在于：步骤二所述的对于每次计算来说，哈希常量是固定的，且所有循环加密都会通过同样的计算方式处理每次不同的哈希常量，完成初始数据和哈希常量的交互循环计算，并且在数据移位计算时，可以采用串行操作先选择移位后数据上的对应的1个bit，统一输送至XOR单元上处理和读出，一个cycle输出1bit，共32个cycle。4.根据权利要求3所述的一种降低哈希算法运算功耗的电路结构及算法设计，...

【专利技术属性】
技术研发人员：杨越，刘慧宇，
申请(专利权)人：北京苹芯科技有限公司，
类型：发明
国别省市：