异构存内计算制造技术

本发明专利技术公开了异构存内计算训练技术领域的异构存内计算

【技术实现步骤摘要】
异构存内计算SOC架构实现大容量片上训练的方法


[0001]本专利技术涉及异构存内计算训练
，具体为异构存内计算
SOC
架构实现大容量片上训练的方法
。

技术介绍

[0002]随着人工智能应用的爆发，算力需求急速增长，存内计算技术是业界选择用来解决传统冯诺依曼架构瓶颈的重要途径之一，同时随着智能物联网的发展，在海量低功耗边端设备上进行数据密集型推理任务的需求激增，对如何在存算芯片的片上实现满足高计算效率
、
低面积开销
、
低计算延时等处理要求提出了严峻的挑战
。
[0003]现有存内计算芯片从物联网边缘端设备向大算力通用计算领域不断拓展，存内计算技术的落地也选择不同的存储介质展开，基于
SRAM
的存内计算芯片具有高速
、
无擦写次数限制的特性，但存储容量受限，单位面积比非易失性存储器略大，与之不同的是，高密度存储器件
(
比如
ROM
，
NVM
等
(
包括但不限于
RRAM、MRAM
等
))
存内计算芯片可以实现超高密度，但灵活性不足，因此，现有存算芯片的计算速度和存储密度无法兼顾的问题始终未能解决，为此我们提出了异构存内计算
SOC
架构实现大容量片上训练的方法
。

技术实现思路

[0004]本专利技术的目的在于提供异构存内计算
SOC
架构实现大容量片上训练的方法，以解决上述
技术介绍
中提出了现有存内计算芯片从物联网边缘端设备向大算力通用计算领域不断拓展，存内计算技术的落地也选择不同的存储介质展开，基于
SRAM
的存内计算芯片具有高速
、
无擦写次数限制的特性，但存储容量受限，单位面积比非易失性存储器略大，与之不同的是，高密度存储器件存内计算芯片可以实现超高密度，但灵活性不足的问题
。
[0005]为实现上述目的，本专利技术提供如下技术方案：异构存内计算
SOC
架构实现大容量片上训练的方法，包括：
[0006]高速
SRAM
存内计算部件：用于实现乘法及乘累加计算操作，用于高速可替换存内计算功能；
[0007]超高密度大容量存内计算部件：用于实现超大容量的不可擦写存内计算；
[0008]辅助计算单元：用于辅助计算；
[0009]向量计算单元部件：用于与高速
SRAM
存内计算部件协同工作；
[0010]片上缓存：用于存储输入特征图数据和中间计算结果
。
[0011]优选的，所述的高速
SRAM
存内计算部件，以
SRAM
存储阵列为核心，内置存内逻辑门单元和存内加法树单元
。
[0012]优选的，所述的超高密度大容量存内计算部件，采用基于
ROM
等
NVM(
包括但不限于
RRAM、MRAM
等
)
的超高密度存算阵列，包括存储单元
、
数模转换器
ADC
等外围电路
。
[0013]优选的，所述的辅助计算单元包括：阵列读出端逻辑计算单元
、
阵列旁累加单元和近内存阵列非线性计算单元，阵列读出端逻辑计算单元用于存内乘法计算，阵列旁累加单
元用于额外乘累加计算，近内存阵列非线性计算单元用于完成神经网络中的逻辑回归函数等非线性计算
。
[0014]优选的，所述的向量计算单元部件，以查找表和专用
SIMD
计算单元为核心，实现神经网络计算中的非矩阵向量乘法操作，例如：向量逐元素相加
、
池化和非线性函数等计算功能
。
[0015]优选的，所述的片上缓存，作为异构存内计算部件之间的通信桥梁，高速
SRAM
存内计算部件和
ROM
，
NVM
等存内计算部件可以同时从片上缓存中读取数据进行计算，以提高系统的计算并行度和吞吐率
。
[0016]与现有技术相比，本专利技术的有益效果是：该异构存内计算
SOC
架构实现大容量片上训练的方法，在异构存内计算
SOC
架构的基础上，实现大容量片上训练和数据灵活修改，大幅降低现有存算芯片对硬件资源的需求，减少训练过程中的数据流动量，提高了运算效率，解决了存算芯片片外存储和
SRAM
之间频繁读写大量权重数据的难题，也解决了
ROM
，
NVM
等计算速度较慢，及数据无法更新导致的应用场景限制问题，显著提高了存内计算架构的计算效率，广泛适用于存内计算芯片完成数据推理和训练的各类智能应用场景
。
附图说明
[0017]图1为本专利技术实施例提供的系统设计整体架构示意图
。
具体实施方式
[0018]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚
、
完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例
。
基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围
。
[0019]实施例一：
[0020]请参阅图1，本专利技术提供技术方案：异构存内计算
SOC
架构实现大容量片上训练的方法，包括：
[0021]高速
SRAM
存内计算部件：用于实现乘法及乘累加计算操作，用于高速可替换存内计算功能；
[0022]超高密度大容量存内计算部件：用于实现超大容量的不可擦写存内计算；
[0023]辅助计算单元：用于辅助计算；
[0024]向量计算单元部件：用于与高速
SRAM
存内计算部件协同工作；
[0025]片上缓存：用于存储输入特征图数据和中间计算结果
。
[0026]所述的高速
SRAM
存内计算部件，以
SRAM
存储阵列为核心，内置存内逻辑门单元和存内加法树单元
。
[0027]所述的超高密度大容量存内计算部件，采用基于
ROM
，
NVM
等超高密度存算阵列，包括存储单元
、
数模转换器
ADC
等外围电路
。
[0028]采用基于
NVM
的超高密度存算阵列，基于
NVM
操作指令，产生满足
NVM
存储器擦
、
写以及读操作时序信息的第一控制信号，其中，基于
NVM
操作指令，控制信号被选择为并行控制多个
NVM...

【技术保护点】

【技术特征摘要】
1.
异构存内计算
SOC
架构实现大容量片上训练的方法，其特征在于：包括：高速
SRAM
存内计算部件：用于实现乘法及乘累加计算操作，用于高速可替换存内计算功能；超高密度大容量存内计算部件：用于实现超大容量的不可擦写存内计算；辅助计算单元：用于辅助计算；向量计算单元部件：用于与高速
SRAM
存内计算部件协同工作；片上缓存：用于存储输入特征图数据和中间计算结果
。2.
根据权利要求1所述的异构存内计算
SOC
架构实现大容量片上训练的方法，其特征在于：所述的高速
SRAM
存内计算部件，以
SRAM
存储阵列为核心，内置存内逻辑门单元和存内加法树单元
。3.
根据权利要求1所述的异构存内计算
SOC
架构实现大容量片上训练的方法，其特征在于：所述的超高密度大容量存内计算部件，采用基于
ROM
，
NVM
等
(
包括但不限于
RRAM、MRAM
等
)
的超高密度存算阵列，包括存储单元
、
数模转换器
AD...

【专利技术属性】
技术研发人员：赵振颖，李彦军，杨越，
申请(专利权)人：北京苹芯科技有限公司，
类型：发明
国别省市：