一种存内计算外围电路流水线设计系统技术方案

本发明专利技术提供一种存内计算外围电路流水线设计系统，涉及人工智能运算技术领域。该存内计算外围电路流水线设计系统，包括电路运算系统，所述外围运算电路通过数据传输技术均与存内计算电路一、存内计算电路二以及多个存内计算电路N相连，所述存内计算电路一、存内计算电路二以及多个存内计算电路N内均设置有计算单元，所述外围运算电路对存内计算电路一、存内计算电路二以及多个存内计算电路N形成的运算结果进行汇总运算，并输出结果。通过改变存内计算电路设计的连接方式，利用多个存内计算电路共享一个外围运算电路的设计，不仅有效节省了电路设计的面积成本、降低存内计算电路与外围运算电路的数据计算功耗，还提升了存内计算的运算效率。的运算效率。的运算效率。

【技术实现步骤摘要】
一种存内计算外围电路流水线设计系统


[0001]本专利技术涉及人工智能运算
，具体为一种存内计算外围电路流水线设计系统。

技术介绍

[0002]人工智能(Artificial Intelligence)，英文缩写为AI，它是研究、开发用于模拟、延伸和扩展人的智能的理论、方法、技术及应用系统的一门新的技术科学，人工智能是计算机科学的一个分支，它企图了解智能的实质，并生产出一种新的能以人类智能相似的方式做出反应的智能机器，该领域的研究包括机器人、语言识别、图像识别、自然语言处理和专家系统等，人工智能从诞生以来，理论和技术日益成熟，应用领域也不断扩大，可以设想，未来人工智能带来的科技产品，将会是人类智慧的“容器”，人工智能可以对人的意识、思维的信息过程的模拟。
[0003]近年来，随着人工智能高速发展，在各个领域的多种应用场景得到了广泛的应用。然而随着各类神经网络模型的复杂度和数据量的增加，传统的存算分离计算架构处理数据时消耗大量的功耗，这被称为冯诺依曼瓶颈。为了解决该问题，存内计算作为一种新型计算架构在近些年被提出。传统的存内计算电路设计，由每一组存内运算单元搭配一套独立的外围运算电路组成。这种设计方法拥有简易性优势，无需考虑流水线设计。但由于存内计算电路与外围运算电路的耗时不同，导致多个外围电路的面积与功耗显著增加，一定程度上造成了设计成本的浪费，进而降低电路性能。

技术实现思路

[0004](一)解决的技术问题
[0005]针对现有技术的不足，本专利技术提供了一种存内计算外围电路流水线设计系统，解决了上述
技术介绍
中提出的问题。
[0006](二)技术方案
[0007]为实现以上目的，本专利技术通过以下技术方案予以实现：一种存内计算外围电路流水线设计系统，包括电路运算系统，所述电路运算系统内设有外围运算电路、存内计算电路一、存内计算电路二以及多个存内计算电路N，所述电路运算系统通过设置存内计算电路一、存内计算电路二多个存内计算电路N共享一个外围运算电路，以此高效完成运算任务，所述外围运算电路通过数据传输技术均与存内计算电路一、存内计算电路二以及多个存内计算电路N相连，所述存内计算电路一、存内计算电路二以及多个存内计算电路N内均设置有计算单元，所述计算单元对输入数据和存储数据完成逻辑运算，形成运算结果，并通过数据传输技术将运算结果汇集输出至外围运算电路，所述外围运算电路对存内计算电路一、存内计算电路二以及多个存内计算电路N形成的运算结果进行汇总运算，并输出结果。
[0008]优选的，所述电路运算系统运算少量数据信息时，仅需要存内计算电路一和存内计算电路二与外围运算电路配合，就能够完成数据信息的运算。
[0009]优选的，所述电路运算系统运算大量数据信息时，需要启动存内计算电路一、存内计算电路二以及多个存内计算电路N与外围运算电路配合，完成数据信息的运算。
[0010]优选的，所述存内计算电路一、存内计算电路二以及多个存内计算电路N均能够交替切换。
[0011]优选的，所述电路运算系统的运算过程主要包括以下步骤：
[0012]a、首先，存内计算电路一提取输入和存储的部分数据通过内部的计算单元对数据进行完成逻辑运算，形成运算结果一；
[0013]b、在存内计算电路一对提取的输入和存储的部分数据进行逻辑运算时，存内计算电路二再提取输入和存储的部分数据通过内部的计算单元对数据进行完成逻辑运算，形成运算结果二；
[0014]c、在存内计算电路二对提取的输入和存储的部分数据进行逻辑运算时，多个存内计算电路N依次提取输入和存储的剩余数据通过内部的计算单元对数据进行完成逻辑运算，形成运算结果N；
[0015]d、在多个存内计算电路N运算时，仍未对输入和存储的数据提取进行逻辑运算完成，而存内计算电路一对提取的输入和存储的部分数据进行逻辑运算完成后，存内计算电路一再次提取剩余数据中的部分数据进行逻辑运算，重复操作，直至将所有的剩余数据逻辑运算完成；
[0016]e、在存内计算电路一和存内计算电路二对数据进行逻辑运算完成后，将形成运算结果一和形成运算结果二传输至外围运算电路，形成汇总结果一，依次完成汇总结果N，再将汇总结果N汇总运算，形成最终的汇总结果，并输出，完成数据的运算。
[0017]优选的，所述a、b、c、d、e、均交替同步运行。
[0018]工作原理：首先，通过在电路运算系统中设置多个N个存内计算电路，且均与外围运算电路相连，N个相连的存内计算电路仅配置一套外围运算电路，存内计算电路的计算单元对输入数据和存储数据完成逻辑运算，形成运算结果，N个存内计算电路的运算结果汇集输出至外围运算电路，最后，通过控制输入信号的时间，实现多个存内计算电路共享同一个外围电路，以此高效完成运算任务，通过改变存内计算电路设计的连接方式，利用多个存内计算电路共享一个外围运算电路的设计，不仅有效节省了电路设计的面积成本、降低存内计算电路与外围运算电路的数据计算功耗，还提升了存内计算的运算效率，并解决了存内计算电路设计面积与功耗较高的难题，有效规避存内计算技术受计算硬件结构的限制，可广泛用于深度学习模型训练等大规模数据计算的人工智能场景。
[0019](三)有益效果
[0020]本专利技术提供了一种存内计算外围电路流水线设计系统。具备以下有益效果：
[0021]1、本专利技术通过改变存内计算电路设计的连接方式，利用多个存内计算电路共享一个外围运算电路的设计，不仅有效节省了电路设计的面积成本、降低存内计算电路与外围运算电路的数据计算功耗，还提升了存内计算的运算效率。
[0022]2、本专利技术解决了存内计算电路设计面积与功耗较高的难题，有效规避存内计算技术受计算硬件结构的限制，可广泛用于深度学习模型训练等大规模数据计算的人工智能场景。
附图说明
[0023]图1为本专利技术的系统连接示意图；
[0024]图2为本专利技术的系统运行状态示意图。
[0025]其中，1、外围运算电路；2、存内计算电路一；3、存内计算电路二；4、存内计算电路N；5、电路运算系统。
具体实施方式
[0026]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0027]实施例：
[0028]如图1
‑
2所示，本专利技术实施例提供一种存内计算外围电路流水线设计系统，包括电路运算系统5，电路运算系统5内设有外围运算电路1、存内计算电路一2、存内计算电路二3以及多个存内计算电路N4，电路运算系统5通过设置存内计算电路一2、存内计算电路二3多个存内计算电路N4共享一个外围运算电路1，以此高效完成运算任务，外围运算电路1通过数据传输技术均与存内计算电路一2、存内计算电路二3以及多个存内计算电路N4相连，存本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存内计算外围电路流水线设计系统，包括电路运算系统(5)，其特征在于：所述电路运算系统(5)内设有外围运算电路(1)、存内计算电路一(2)、存内计算电路二(3)以及多个存内计算电路N(4)，所述电路运算系统(5)通过设置存内计算电路一(2)、存内计算电路二(3)多个存内计算电路N(4)共享一个外围运算电路(1)，以此高效完成运算任务，所述外围运算电路(1)通过数据传输技术均与存内计算电路一(2)、存内计算电路二(3)以及多个存内计算电路N(4)相连，所述存内计算电路一(2)、存内计算电路二(3)以及多个存内计算电路N(4)内均设置有计算单元，所述计算单元对输入数据和存储数据完成逻辑运算，形成运算结果，并通过数据传输技术将运算结果汇集输出至外围运算电路(1)，所述外围运算电路(1)对存内计算电路一(2)、存内计算电路二(3)以及多个存内计算电路N(4)形成的运算结果进行汇总运算，并输出结果。2.根据权利要求1所述的一种存内计算外围电路流水线设计系统，其特征在于：所述电路运算系统(5)运算少量数据信息时，仅需要存内计算电路一(2)和存内计算电路二(3)与外围运算电路(1)配合，就能够完成数据信息的运算。3.根据权利要求1所述的一种存内计算外围电路流水线设计系统，其特征在于：所述电路运算系统(5)运算大量数据信息时，需要启动存内计算电路一(2)、存内计算电路二(3)以及多个存内计算电路N(4)与外围运算电路(1)配合，完成数据信息的运算。4.根据权利要求1所述的一种存内计算外围电路流水线设计系...

【专利技术属性】
技术研发人员：杨越，燕博南，范安骏逸，
申请(专利权)人：北京苹芯科技有限公司，
类型：发明
国别省市：