一种串行的数据移位电路设计方法技术

本发明专利技术涉及数据处理技术领域，尤其涉及一种串行的数据移位电路，包括用于接通或断开信号的CMOS开关、用于执行读取或者写入操作SA、同于信号比较的XOR门和用于暂存数据的移位寄存器，所述CMOS开关连接有SA，所述SA连接有XOR门，所述XOR门连接有移位寄存器，本发明专利技术在优化电路结构的基础上利用串行操作大幅降低SA个数，不仅有效降低了哈希函数XOR运算功耗，还提升了哈希算法在各类加密场景中的运算效率。解决了哈希算法在计算场景中产生功耗较高的难题，以电路结构匹配算法需求，从根本上规避高功耗对哈希算法计算效率的影响，提升了哈希算法的安全性和可靠性，可广泛用于智慧工业、智能安防等常用安全加密功能的人工智能场景。能安防等常用安全加密功能的人工智能场景。能安防等常用安全加密功能的人工智能场景。

【技术实现步骤摘要】
一种串行的数据移位电路设计方法


[0001]本专利技术涉及数据处理
，尤其涉及一种串行的数据移位电路设计方法。

技术介绍

[0002]随着AI芯片电路的设计逐渐贴合低功耗、高计算能效的智能设备特性，硬件性能优化已成为顺应人工智能发展的必然趋势。在经济社会进行数字化转型的当下，数据的安全性需求推动了哈希算法在信息加密场景的应用。哈希算法即散列函数，是指将任意长度的二进制值串映射为固定长度的二进制值串，把消息或信息压缩成摘要，使数据量变小。该函数将数据打乱混合，重新创建一个散列值，散列值通常以一个随机字母或数字字符串代表，作为一种加密算法，可应用于安全加密、唯一标识、数据校验、散列函数、负载均衡、数据分片、分布式存储等场景，可满足加密存储、快速检索海量数据的需求。
[0003]近年来，随着人工智能技术在各个领域广泛应用，计算机硬件性能也随之迭代优化，现有的AI芯片不断追求高算力、低功耗和低成本的优越性，以满足人工智能领域各类算法的计算，哈希算法的实现过程具有运算数据量大、访问次数多的特点，易产生大量的功耗，随着数据运算量的增加，以及算法本身计算结构的复杂性，以传统的代码形式实现运算，其功耗难以降低，因此，哈希算法在实际应用中所产生的功耗问题始终未能解决，如何降低哈希算法操作带来的功耗，成为目前亟待优化的问题。

技术实现思路

[0004]本专利技术的目的是为了解决
技术介绍
中存在的缺点，而提出的一种串行的数据移位电路设计方法。
[0005]为达到以上目的，本专利技术采用的技术方案为：一种串行的数据移位电路，包括用于接通或断开信号的CMOS开关、用于执行读取或者写入操作SA、同于信号比较的XOR门和用于暂存数据的移位寄存器，其特征在于：所述CMOS开关连接有SA，所述SA连接有XOR门，所述XOR门连接有移位寄存器。
[0006]优选的，移位寄存器由D触发器组成。
[0007]优选的，一种串行的数据移位电路的运算方法，包括以下运算步骤：
[0008]S1：先选择移位后数据上的对应的1个bit，统一输送至XOR单元上处理和读出，一个cycle输出1bit，共32个cycle；
[0009]S2：将第一个cycle的数据右移3位、7位和18位，并做XOR运算；将第二个cycle的数据右移4位、8位和19位，并做XOR运算，将第三个cycle的数据右移5位、9位和20位，并做XOR运算，以此类推；
[0010]S3：利用D触发器做成的移位寄存器，将时钟分成32个周期，第一个CLK cycle作为开关，数据右移3位、7位、18位后送到3个SA上；第二个CLK cycle作为开关的，将数据右移4位、8位、19位后送到3个SA上；第三个CLK cycle作为开关的，将数据右移5位、9位、20位后送到3个SA上以此类推，最后对3个SA做XOR操作。
[0011]与现有技术相比，本专利技术具有以下有益效果：
[0012]1、本专利技术多了32个DFF、96个CMOS开关，少了29个SA，62个XOR门，后面做串行加法操作，也会减少一部分DFF的个数，通过改变哈希算法中的数据移位计算方式，在优化电路结构的基础上利用串行操作大幅降低SA个数，不仅有效降低了哈希函数XOR运算功耗，还提升了哈希算法在各类加密场景中的运算效率，解决了哈希算法在计算场景中产生功耗较高的难题，以电路结构匹配算法需求，从根本上规避高功耗对哈希算法计算效率的影响，提升了哈希算法的安全性和可靠性，可广泛用于智慧工业、智能安防等常用安全加密功能的人工智能场景。
附图说明
[0013]图1为本专利技术一种串行的数据移位电路设计方法的移位示意图；
[0014]图2为本专利技术一种串行的数据移位电路设计方法的时序示意图；
[0015]图3为本专利技术一种串行的数据移位电路设计方法的运算示意图。
具体实施方式
[0016]以下描述用于揭露本专利技术以使本领域技术人员能够实现本专利技术。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。
[0017]如图1
‑
图3所示的一种串行的数据移位电路，包括用于接通或断开信号的CMOS开关、用于执行读取或者写入操作SA、同于信号比较的XOR门和用于暂存数据的移位寄存器,CMOS开关连接有SA，SA是将位线和互补位线上的小电压差进行放大，进而执行读取或者写入操作，SA连接有XOR门，异或门是一种重要的数字逻辑门，可以实现异或逻辑，即当且仅当其中一个输入为高时，输出为高，如果两个输入均为低或高，则输出为低，XOR门连接有移位寄存器，移位寄存器能够以bit为单位存储数据，每当D触发器的时钟发生变化时(上升沿或下降沿，取决于触发器的规格)，输出的数据与输入的数据相同，触发器的输出将保持在该值，直到下一个时钟周期，然后它将再次更改为输入处的值，综上，首先，选择移位后数据上的对应的1个bit，统一输送至XOR单元上处理和读出，一个cycle输出1bit，共32个cycle，接着将第一个cycle的数据右移3位、7位和18位，并做XOR运算；将第二个cycle的数据右移4位、8位和19位，并做XOR运算，将第三个cycle的数据右移5位、9位和20位，并做XOR运算，以此类推，最后，利用D触发器做成的移位寄存器，将时钟分成32个周期，第一个CLK cycle作为开关，数据右移3位、7位、18位后送到3个SA上；第二个CLK cycle作为开关的，将数据右移4位、8位、19位后送到3个SA上；第三个CLK cycle作为开关的，将数据右移5位、9位、20位后送到3个SA上以此类推。
[0018]移位寄存器由D触发器组成，D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路，触发器具有两个稳定状态，即0和1，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
[0019]一种串行的数据移位电路的运算方法，包括以下运算步骤：
[0020]S1：先选择移位后数据上的对应的1个bit，统一输送至XOR单元上处理和读出，一个cycle输出1bit，共32个cycle；
[0021]S2：将第一个cycle的数据右移3位、7位和18位，并做XOR运算；将第二个cycle的数据右移4位、8位和19位，并做XOR运算，将第三个cycle的数据右移5位、9位和20位，并做XOR运算，以此类推；
[0022]S3：利用D触发器做成的移位寄存器，将时钟分成32个周期，第一个CLK cycle作为开关，数据右移3位、7位、18位后送到3个SA上；第二个CLK cycle作为开关的，将数据右移4位、8位、19位后送到3个SA上；第三个CLK cycle作为开关的，将数据右移5位、9位、20位后送到3个SA上以此类推，最后对3个SA做XOR操作，此过程大约需要32个DFF、96个CMOS开关、3个SA，以及2个XOR门，而常规数据移位计算的并行操作本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种串行的数据移位电路，包括用于接通或断开信号的CMOS开关、用于执行读取或者写入操作SA、同于信号比较的XOR门和用于暂存数据的移位寄存器，其特征在于：所述CMOS开关连接有SA，所述SA连接有XOR门，所述XOR门连接有移位寄存器。2.根据权利要求1所述的一种串行的数据移位电路，其特征在于：移位寄存器由D触发器组成。3.根据权利要求1
‑
2任一条所述的一种串行的数据移位电路的运算方法，其特征在于：包括以下运算步骤：S1：先选择移位后数据上的对应的1个bit，统一输送至XOR单元上处理和读出，一个cycle输出1bit，共32个c...

【专利技术属性】
技术研发人员：杨越，刘慧宇，
申请(专利权)人：北京苹芯科技有限公司，
类型：发明
国别省市：