【技术实现步骤摘要】
本专利技术涉及电路计算，具体为一种用于无损存内计算的计算电路。
技术介绍
1、在智能计算领域，剧增的人工智能计算工作负载与固定的功耗之间的矛盾愈发激烈，存内计算芯片成为可解决该问题的重要选择之一，存内计算芯片的设计分为数字存算电路和模拟存算电路两条路线，模拟存算电路是指基于忆阻器的新型存储器件电阻记忆特性，利用欧姆定律，在模拟电路上高效地完成矩阵乘运算，再通过dac(digital-to-analogconverter，数字模拟转换器)和adc(analog-to-digital converter，模数转换器)器件，完成存内计算单元与外部数字电路的交互。
2、虽然模拟存算电路可以高效实现矩阵乘运算，但实际电路设计过程精密复杂，最终得到的忆阻器网络的电路参数会存在较大误差，且很难在制造过程中得到控制，再者，模拟存算电路的精度会受到不同的电路运行环境影响，此外，由于模拟存算电路只能计算矩阵乘运算，在应用于人工智能算法时，仍需使用dac和adc与外围的数字电路进行交互，而这部分电路的精度、功耗、面积等指标并不理想，成为了模拟存算技术落地应用的阻碍，为此我们提出了一种用于无损存内计算的计算电路。
技术实现思路
1、本专利技术的目的在于提供一种用于无损存内计算的计算电路，以解决上述
技术介绍
中提出的问题。
2、为实现上述目的，本专利技术提供如下技术方案：一种用于无损存内计算的计算电路，包括以下步骤：
3、步骤一：首先，add和sadd契合存内计算的特征，在
4、步骤二：存内计算设计的macro里只完成“逻辑与”的操作，面对更多的智能计算任务时，增加设计add与sadd，可补充模拟电路所缺失的标量乘法操作和内积计算操作；
5、步骤三：add和sadd具有精度无损的计算特性，符合存内计算电路对高性能的需求；
6、步骤四：将add和sadd设计于存内计算电路，可进一步优化设计的面积和功耗。
7、优选的，在存储器内部使用模拟电路技术完成数据的比特级逻辑运算，再利用数字技术补全逻辑运算之后的标量乘法操作，以及内积计算操作。
8、优选的，无损存内计算电路完成32点的8bit整数的内积运算，整个运算过程由“存内的模拟逻辑运算”、“实现8bit整数标量乘法的移位加运算”，以及“把32个标量乘积组成向量计算结果的加法树运算”三部分组成。
9、优选的，尽管标量乘法的乘数和被乘数仅有8bit，但对于需要与存内的模拟逻辑运算接口的存算电路来说，并行实现8bit乘法的电路面积和功耗都难以下降。
10、优选的，精度无损的存内计算电路选择串行与并行混合计算的乘法器架构，把被乘数存储在macro，乘数从存储器外部以8个时钟周期串行进入，通过macro的模拟电路完成8bit被乘数与1bit乘数按位与计算。在后端用数字电路搭建一个移位累加器，分8个时钟周期累加，最终得到8bit×8bit的整数标量乘法的计算结果。
11、优选的，当混合乘法器架构计算有符号数乘法运算时，每得到一个部分积，就要做一次移位加，权重越低的部分积，需要扩展的符号位的位数越多，对于8bit乘法器，最多需要扩展8bit符号位，最终需要一个16bit的累加器。
12、优选的，将累加器的规模从16bit累加器缩小到9bit，从而减少串行并行混合乘法器电路的面积和功耗。
13、优选的，加法树运算完成32个8bit有符号整数的相加，共需要63个8bit加法器才能在1个时钟周期内完成，使用一个4输入的加法树，分8个时钟周期，完成与32输入的加法树相同的运算。
14、与现有技术相比，本专利技术的有益效果是：该用于无损存内计算的计算电路，存内计算电路设计中的数字技术，通过移位加运算和加法树运算补全模拟电路所缺失的标量乘法操作和内积计算操作，覆盖了精度无损存算电路中数字处理的部分，深度匹配精度无损存内计算的模拟逻辑部分，结合其时序特征，搭建一套可优化电路面积和功耗的数字电路架构，从而能够大幅提升了存内计算精度，同时也减少了电路面积与功耗，弥补了模拟存算电路在人工智能应用中的缺失和不足，显著提高了存内计算性能，广泛适用于各类对计算智能应用场景。
本文档来自技高网...【技术保护点】
1.一种用于无损存内计算的计算电路，其特征在于：包括以下步骤：
2.根据权利要求1所述的一种用于无损存内计算的计算电路，其特征在于：在存储器内部使用模拟电路技术完成数据的比特级逻辑运算，再利用数字技术补全逻辑运算之后的标量乘法操作，以及内积计算操作。
3.根据权利要求1所述的一种用于无损存内计算的计算电路，其特征在于：无损存内计算电路完成32点的8bit整数的内积运算，整个运算过程由“存内的模拟逻辑运算”、“实现8bit整数标量乘法的移位加运算”，以及“把32个标量乘积组成向量计算结果的加法树运算”三部分组成。
4.根据权利要求1所述的一种用于无损存内计算的计算电路，其特征在于：尽管标量乘法的乘数和被乘数仅有8bit，但对于需要与存内的模拟逻辑运算接口的存算电路来说，并行实现8bit乘法的电路面积和功耗都难以下降。
5.根据权利要求1所述的一种用于无损存内计算的计算电路，其特征在于：精度无损的存内计算电路选择串行与并行混合计算的乘法器架构，把被乘数存储在macro，乘数从存储器外部以8个时钟周期串行进入，通过macro的模拟电路完成
6.根据权利要求1所述的一种用于无损存内计算的计算电路，其特征在于：当混合乘法器架构计算有符号数乘法运算时，每得到一个部分积，就要做一次移位加，权重越低的部分积，需要扩展的符号位的位数越多，对于8bit乘法器，最多需要扩展8bit符号位，最终需要一个16bit的累加器。
7.根据权利要求1所述的一种用于无损存内计算的计算电路，其特征在于：将累加器的规模从16bit累加器缩小到9bit，从而减少串行并行混合乘法器电路的面积和功耗。
8.根据权利要求1所述的一种用于无损存内计算的计算电路，其特征在于：加法树运算完成32个8bit有符号整数的相加，共需要63个8bit加法器才能在1个时钟周期内完成，使用一个4输入的加法树，分8个时钟周期，完成与32输入的加法树相同的运算。
...【技术特征摘要】
1.一种用于无损存内计算的计算电路，其特征在于：包括以下步骤：
2.根据权利要求1所述的一种用于无损存内计算的计算电路，其特征在于：在存储器内部使用模拟电路技术完成数据的比特级逻辑运算，再利用数字技术补全逻辑运算之后的标量乘法操作，以及内积计算操作。
3.根据权利要求1所述的一种用于无损存内计算的计算电路，其特征在于：无损存内计算电路完成32点的8bit整数的内积运算，整个运算过程由“存内的模拟逻辑运算”、“实现8bit整数标量乘法的移位加运算”，以及“把32个标量乘积组成向量计算结果的加法树运算”三部分组成。
4.根据权利要求1所述的一种用于无损存内计算的计算电路，其特征在于：尽管标量乘法的乘数和被乘数仅有8bit，但对于需要与存内的模拟逻辑运算接口的存算电路来说，并行实现8bit乘法的电路面积和功耗都难以下降。
5.根据权利要求1所述的一种用于无损存内计算的计算电路，其特征在于：精度无损的存内计算电路选择串行与并行混合计算的乘法器架构，把被乘数存储在macro，乘...
【专利技术属性】
技术研发人员：杨越，胡博，
申请(专利权)人：北京苹芯科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。