本发明专利技术提供半导体装置及制造半导体装置的方法。该半导体装置包括：碳化硅磊晶层以及第一凹槽，该碳化硅磊晶层具有：p型阱区；在该p型阱区的表面上的重掺杂n型区；以及在该重掺杂n型区之下且在该p型阱区内的重掺杂p型区，该第一凹槽形成在该重掺杂p型区和该重掺杂n型区中，其中，该第一凹槽的深度超过该重掺杂n型区的深度。型区的深度。型区的深度。
【技术实现步骤摘要】
半导体装置及制造半导体装置的方法
[0001]本专利技术有关一种半导体装置，尤其是一种功率金氧半晶体管。
技术介绍
[0002]在传统功率金氧半晶体管中，形成用于源极接点的凹槽需要使用微影制程，黄光对准会造成整体框架(frame)的偏差(offset)，不易检视该偏差导致源极接点与栅极不易微缩。再者，传统功率金氧半晶体管的源极接点在水平方向需要同时接触重掺杂n型区和重掺杂p型区，其会增加晶体管的面积，因此需要一种新的半导体装置及制造半导体装置的方法，来克服这些问题。
技术实现思路
[0003]有鉴于此，本揭露提供一种半导体装置，其包括：碳化硅磊晶层以及第一凹槽，该碳化硅磊晶层具有：p型阱区；在该p型阱区的表面上的重掺杂n型区；以及在该重掺杂n型区之下且在该p型阱区内的重掺杂p型区，该第一凹槽形成在该重掺杂p型区和该重掺杂n型区中，其中，该第一凹槽的深度超过该重掺杂n型区的深度。
[0004]本揭露还提供一种制造半导体装置的方法，其包括：在碳化硅磊晶层上依序沉积栅极氧化物层、复晶硅层和第一氧化物层，其中，在该碳化硅磊晶层中设置p型阱区，在该p型阱区的表面上设置重掺杂n型区，在该重掺杂n型区之下且在该p型阱区内设置重掺杂p型区；在栅极图案定义后，蚀刻该第一氧化物层和该复晶硅层且在该栅极氧化物层停止蚀刻，其中，该重掺杂n型区的一部分与该复晶硅层重叠；在该第一氧化物层和该重掺杂n型区上沉积第二氧化物层；藉由第一整面蚀刻制程来蚀刻该第二氧化物层，以将该第一氧化物层和该重掺杂n型区暴露出；藉由第二整面蚀刻制程在该源极区中形成第一凹槽，其中，该第一凹槽的深度超过该重掺杂n型区的深度。
[0005]综上所述，在上述半导体装置中，因为该第一凹槽的深度超过该重掺杂n型区的深度，使得作为源极接点的金属层可以在源极区中在垂直方向上同时接触重掺杂n型区和重掺杂p型区，因此该金属层不需要在水平方向上同时接触重掺杂n型区和重掺杂p型区，进而减少晶体管的面积。此外，制造该半导体装置时，不需要使用针对源极区的光罩，因此不仅减少花费，而且不会产生黄光对准所造成的整体框架的偏差，还可以降低晶体管的单位胞的面积并且降低漏极至源极导通电阻(Rdson)，进而减少功率的损耗。
附图说明
[0006]图1示出本揭露的半导体装置100的横截面视图；
[0007]图2示出本揭露的半导体装置200的横截面视图；
[0008]图3示出本揭露的制造半导体装置的方法300的流程图；
[0009]图4示出半导体装置100的另一横截面视图；
[0010]图5示出半导体装置100的另一横截面视图；
[0011]图6示出半导体装置100的另一横截面视图；
[0012]图7示出半导体装置100的另一横截面视图；
[0013]图8示出半导体装置100的另一横截面视图；
[0014]图9示出半导体装置200的另一横截面视图；
[0015]图10示出半导体装置200的另一横截面视图；
[0016]图11示出半导体装置200的另一横截面视图；以及
[0017]图12示出半导体装置200的另一横截面视图。
[0018]附图标记说明
[0019]100:半导体装置
[0020]200:半导体装置
[0021]300:方法
[0022]101:碳化硅磊晶层
[0023]102:栅极氧化物层
[0024]103:复晶硅层
[0025]104:第一氧化物层
[0026]105:第二氧化物层
[0027]106:p型阱区
[0028]107:重掺杂n区
[0029]108:重掺杂p型区
[0030]109:第一凹槽
[0031]110:金属层
[0032]111:第二凹槽
[0033]112:碳化硅基板
[0034]113:金属层
[0035]114:钝化层
[0036]115:聚酰亚胺层
[0037]A1:面积
[0038]A2:面积
[0039]CTS:源极区
[0040]CTG:栅极区
[0041]SPG:分离栅极区
[0042]D1:深度
[0043]D2:深度
[0044]S1:步骤
[0045]S2:步骤
[0046]S3:步骤
[0047]S4:步骤
[0048]S5:步骤
[0049]R1:距离
[0050]R2:尺寸
具体实施方式
[0051]图1是本揭露的半导体装置100的横截面视图。如图1所示，半导体装置100包括：碳化硅磊晶层101、栅极氧化物层102、复晶硅(poly silicon)层103、第一氧化物层104、第二氧化物层105、p型阱区106、重掺杂n区107和重掺杂p型区108。详细而言，p型阱区106在碳化硅磊晶层101中，重掺杂p型区108在该p型阱区106中，重掺杂n区107在p型阱区106的表面上且与重掺杂p型区部分重叠，其中重掺杂p型区108的深度大于重掺杂n区107的深度D2。栅极氧化物层102在碳化硅磊晶层101上且与重掺杂n型区107的一部分重叠，复晶硅层103在栅极氧化物层102上，复晶硅层103可以被形成为晶体管的栅极。第一氧化物层104在复晶硅层103上，第二氧化物层105在重掺杂n型区107上并且与栅极氧化物层102、复晶硅层103和第一氧化物层104接触。金属层110可用于形成源极接点和栅极接点，金属层110在第一凹槽109内且同时与重掺杂p型区108和重掺杂n型区107接触，金属层110在栅极区CTG中接触复晶硅层103，金属层110还设置在第一氧化物层104和第二氧化物层105上且与第一氧化物层104和第二氧化物层105接触，尺寸R2为晶体管的通道长度。
[0052]此外，在碳化硅磊晶层101的背侧处，半导体装置100还包括在碳化硅磊晶层101下方的碳化硅基板112和碳化硅基板112下方的金属层113，碳化硅基板112下方的金属层113可用于形成漏极接点，金属层110和金属层113的成分可以包含Ni、Ti、TiN、AlCu等等，但不限于此。在某些实施方式中，金属层110上还可以设置钝化层114，钝化层114还可以设置聚酰亚胺层115。
[0053]在传统的功率金氧半晶体管中，源极区CTS的面积A1需要大于重掺杂p型区108的面积A2来使得金属层110在源极区CTS中在水平方向上同时接触重掺杂n型区107和重掺杂p型区108。然而，在本揭露的半导体装置100中，因为该第一凹槽109的深度D1超过重掺杂n型区的深度D2，使得金属层110可以在源极区CTS中在垂直方向上同时接触重掺杂n型区107和重掺杂p型区108，导致源极区CTS的面积A1不需要大于重掺杂p型区108的面积A2，因此本揭露的半导体装置100可以具有较少的面积(大约减少20％～30％的面积)本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，其特征在于，包括：碳化硅磊晶层，具有：p型阱区；重掺杂n型区，在该p型阱区的表面上；以及重掺杂p型区，在该重掺杂n型区之下且在该p型阱区内；以及第一凹槽，形成在该重掺杂p型区和该重掺杂n型区中，其中，该第一凹槽的深度超过该重掺杂n型区的深度。2.如权利要求1所述的半导体装置，其特征在于，还包括：栅极氧化物层，在该碳化硅磊晶层上且与该重掺杂n型区的一部分重叠；复晶硅层，在该栅极氧化物层上；第一氧化物层，在该复晶硅层上；第二氧化物层，在该重掺杂n型区上并且与该栅极氧化物层、该复晶硅层和该第一氧化物层接触；以及第一金属层，在该第一凹槽内且同时与该重掺杂p型区和该重掺杂n型区接触。3.如权利要求2所述的半导体装置，其特征在于，该第一金属层还设置在该第一氧化物层和该第二氧化物层上且与该第一氧化物层和该第二氧化物层接触。4.如权利要求2所述的半导体装置，其特征在于，还包括：第二凹槽，形成在栅极区中的该复晶硅层和该第一氧化物层中而未穿透该栅极氧化物层。5.如权利要求4所述的半导体装置，其特征在于，该第二氧化物层还设置在该第二凹槽内且同时与该栅极氧化物层、该复晶硅层和第一氧化物层接触，并且该第一金属层未与该复晶硅层接触。6.如权利要求4所述的半导体装置，其特征在于，该第二氧化物层在该第二凹槽中的最小高度大于该复晶硅层的厚度。7.如权利要求1所述的半导体装置，其特征在于，还包括：碳化硅基板，在该碳化硅磊晶层下方；以及第二金属层，在该碳化硅基板下方。8.一种制造半导体装置的方法，其特征在...
【专利技术属性】
技术研发人员：刘原良，李宜蓁，陈彦彰，
申请(专利权)人：汉磊科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。