一种具有电子俘获擦除状态的非易失半导体存储单元及其操作方法技术

本发明专利技术的一较佳实施例提供了一种俘获式非易失存储单元，其包括有一个其上被形成有一Ｎ＋源极与一Ｎ＋漏极的Ｐ型半导体基底、一个被形成在该源极与该漏极之间的沟道。一个第一绝缘层、一个非传导式电荷陷获层、一个第二绝缘层、以及一个栅极被依序形成在该沟道之上。当非易失存储单元被擦除之时，陷获层会储存一定量的电子。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术大体上涉及一种半导体存储装置，尤其涉及一种具电荷俘 获擦除状态的非易失半导体存储单元以及其操作方法。
技术介绍
用于非易失信息储存的存储装置已被广泛地使用于本领域之中。 示范的非易失半导体存储装置包括只读存储器(ROM)、可编程只读存 储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只 渎存储器(EEPROM)以及快闪型EEPROM。快闪型EEPROM与EEPROM相似在于，存储单元可以 被程序化 (亦即被写入)及被电擦除，但具有立即擦除所有存储单元的额外能力。 EEPROM存储器的广泛使用已促使更多的研究集中在研制一种具有最 佳性能特征(例如是较短的编程时间、使用较低电压用于编程及读取、 较长的数据保留时间、较短的擦除时间、以及较小的物理尺寸)的 EEPROM存储单元。图1是一方框图，其说明了一现有技术的非易失存储单元的结构，其中一个非易失存储单元70包括有一N沟道金属氧化半导体场效晶体 管(MOSFET)结构。非易失存储单元70包括有一个P型基底706，该P 型基底706带有两个嵌入式N+结，其中一个为源极700，另一为漏极 701 。 一个沟道707被形成在源极700与漏极701之间。在该沟道之上 是一个第一绝缘层703，其通常为氧化硅层。在该第一绝缘层703的顶 部是一个陷获层(trapping layer) 704，其通常为氮化物层。陷获层704 形成存储保持层，其在电子及空穴进入氮化物层时对其进行俘获。一 个通常为氧化物层的第二绝缘层705被形成以覆盖该氮化硅层。氧化 硅层705与一个被形成在该第二绝缘层705上的传导性栅极702相互 电绝缘。这两个氧化硅层703极705用作绝缘介电层。该现有技术结构可以提供一个二位单元，亦即非易失存储单元可 以储存二位的数据。存储器是由沟道热电子注入来进行编程。通过将 编程电压施加至栅极702与漏极70.1同时使源极700接地，电子可以 被充分地加速以被注入至接近于漏极侧701的陷获层704中，以便增 加接近于漏极侧701的沟道707中的能垒(energy barrier),在该漏极侧 701中储存有数据的一个位。另外，电子可以被注入接近于源极侧702 的陷获层704中，以便增加在沟道707中接近于源极侧700中的能垒， 其中源极侧700储存有数据的另一个位。假如陷获层704包括有一适 当的宽度，那么将电子储存在陷获层704中的两个区域可以被识别并 被使用以储存数据的二个位。关于现有技术的非易失存储单元的能垒，陷获层处于不带电状态 (neutral state)。在没有电荷被储存于陷获层中之时，在沟道707中的能 垒处于低状态。在对非易失存储单元进行编程过程中，电子被注入陷 获层中，例如接近于漏极701处的陷获层中，以使在沟道707中接近 于漏极701的能垒被提升。再者，当电子被注入接近于源极700的陷 获层704中之时，在接近于源极700的沟道707中的能垒被提升。从 而在沟道707中的能垒包括有被分配在能垒两侧的两个高区段。使用热电子注入的常规编程操作要求高操作电压并且消耗高功5率。当非易失存储单元的尺寸被降低，并且沟道是相当小之时，高操作i(i压会诱导一种贯穿效应(punch-through effect),而造成高泄漏电流 以及低编程效率。这些状况在现有技术的用作二位存储单元的非易失 存储装置中变成一个显著的设计及实施缺点。此外，现有技术的结构 需要一个特别局限的尺寸，这会妨碍在尺寸及成本降低上的工程成就。 因此，在本领域中所存在的需求是一种具有最佳二位单元结构的 非易失存储装置，尤其是一种至少能够克服本领域中的非易失存储装 置的前述缺点的非易失存储装置及其方法。特别是，在本领域中所存 在的需求是一种具有针对俘获式介电层中所被俘获的电子电荷的扩大 效应(amplified effects)、以及一最佳化降低尺寸的非易失存储装置。
技术实现思路
本专利技术的一较佳实施例提供了一种俘获式非易失存储单元，其包 括有一个P型半导体基底、 一个为一嵌入式N+结区域的源极、 一个与 该源极分隔并亦为一嵌入式N+结(N+junction)区域的漏极、一个被 形成在该源极与该漏极间的空间中并位于半导体基底内的沟道、 一个 覆盖住该沟道的第一绝缘层、 一个被形成在第一绝缘层上并覆盖住该 第一绝缘层的非传导式电荷陷获层、 一个被形成在该非传导式电荷陷 获层上并覆盖住该非传导式电荷陷获层的第二绝缘层、 一个包括有一 导电材料而被形成在该第二绝缘层上并覆盖住该第二绝缘层的栅极。在根据本专利技术的非易失存储单元的这一特定实施例之中，非传导 式电荷陷获层被形成，以便接收被注入到非传导式电荷陷获层的电子 并将其保持在接近于漏极的第一电荷储存区中用以储存数字数据，以 及保持在一个接近于源极的第二电荷储存区中。针对操作根据本专利技术 的非易失存储器的擦除状态而言，电子被储存在非传导式电荷陷获层 中。在对根据本专利技术的非易失存储器进行编程之时，空穴被注入至非 传导式电荷陷获层之中。再者， 一个隧道层可以被添加在该沟道与该 第一绝缘层之间，以便降低从沟道至陷获层的注入能垒，其中电子及6空穴在工作模式中被轻易地注入陷获层之中。本专利技术还提供了一种用于将一个位写入于根据本专利技术的一俘获式 非易失存储单元中的方法。根据本专利技术的方法的一个实施例包括有以 下歩骤施加一第一电压差于该源极和该漏极之一选定电极与该栅极 之间，其中该第一电压差足够小以切断从该选定电极至该栅极的电流， 如此不会有电流出现于其间，并且施加一第二电压差于该源极和该漏 极的一第二电极与该栅极之间，其中该第二电压差足够大以形成一个 电场，此电场会使一电流沿着从该第二电极至该陷获层的路径流动。 再者，二个位可以通过将第二电压差施加至源极和漏极，而以一种大 体上同时的方式同时被编程。本专利技术还提供了一种用于读取在一俘获式非易失存储单元中的一 个位的方法。根据本专利技术的方法的一个实施例包括有以下步骤施加 一第一电压差于该源极和该漏极的一选定电极与该栅极之间，其中该 第一电压差足够大以打开该选定电极及该栅极，并且使该源极和该漏 极的一第二电极接地，其中在第二电极侧的位状态因此被读取及输出。另外，本专利技术提供了一种用于擦除一俘获式非易失存储单元的方 法。根据本专利技术的方法的一个实施例包括有以下步骤施加一电压差 于该栅极与该半导体基底之间，其中，该电压足够大以形成一隧道， 以便产生一沿着从具有源极和漏极的半导体基底至该陷获层的路径流 动的电流。此外，电压可以被反向地附加，以便形成一隧道，用以产 生一沿着从该栅极至该陷获层的路径流动的电流。本专利技术还迸一步地提供了一种通过附加一系列脉冲(pulse)以擦除一俘获式非易失存储单元的方法。根据本专利技术的方法的一个实施例，一系列的双极脉冲(bipolar pulse)被输入至漏极和源极的一选定电极之 中，而漏极和源极的另一电极则被浮接(floated)。每一脉冲包括有一个 第二电压以及一个小于该第二电压的第三电压，其中该第三电压足以 使电子从选定电极处离开。再者，第二电压足以切断从选定电极至半 导体基底的电子流动，并用以使电子注入至陷获层之中。另外，脉冲可以从源极和漏极处同步地输入，或者本文档来自技高网...

【技术保护点】
一种俘获式非易失存储单元，包括：　一个Ｐ型半导体基底，该Ｐ型半导体基底包括有一个源极、一个与该源极分隔的漏极、以及一个被形成在该源极与该漏极之间的沟道；　一个覆盖该沟道的隧道层，其中，该隧道层包括有用于电子与空穴的能垒；　 一个第一绝缘层，其覆盖住该隧道层，其中，该隧道层的能垒低于该第一绝缘层的能垒；　一个非传导式电荷陷获层，其覆盖住该第一绝缘层；　一个第二绝缘层，其覆盖住该非传导式电荷陷获层，该非传导式电荷陷获层包括有一个邻近于该漏极的第一电荷储 存区和一个邻近于该源极的第二电荷储存区；及　一个栅极，其覆盖住该第二绝缘层；　在擦除状态时，该第一电荷存储区或第二电荷存储区接收并保持电子；　在编程状态时，该第一电荷存储区或第二电荷存储区接收并保持空穴或拉出电子。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：叶致锴，蔡文哲，卢道政，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]