电子封装件及其制法制造技术

本发明专利技术涉及一种电子封装件及其制法，包括提供包含多个阵列排设的电子结构的整版面晶圆体，以将电子元件叠设于各该电子结构上，其中，该电子结构上形成有多个导电柱，且于各该电子结构之间形成凹槽，接着形成包覆层于该整版面晶圆体上，并于形成线路结构于该包覆层上后，沿该凹槽进行切单制程，使该电子结构无需形成焊锡凸块，故可降低该电子封装件的整体高度，且可有效的缩短电流传输路径，以提升电性表现。表现。表现。

【技术实现步骤摘要】
电子封装件及其制法


[0001]本专利技术有关一种半导体装置，尤指一种电子封装件及其制法。

技术介绍

[0002]随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术，包含有例如芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模块封装(Multi
‑
Chip Module，简称MCM)等覆晶型态的封装模块，或将芯片立体堆叠化整合为三维积体电路(3D IC)堆叠技术等。
[0003]图1为现有三维积体电路堆叠的封装结构1的剖面示意图。如图1所示，该封装结构1将一硅中介板(Through Silicon interposer，简称TSI)1a经由焊锡凸块16设于封装基板19上，且以底胶191包覆该些焊锡凸块16。该硅中介板1a具有一硅板体10及多个形成于其中的导电硅穿孔(Through
‑
silicon via，简称TSV)101，且该硅板体10的表面上形成有一电性连接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子封装件，包括：电子结构，其具有多个接点，且该多个接点未凸出该电子结构的表面；电子元件，其叠设于该电子结构上；多个导电柱，其设于该电子结构上，以电性连接该电子结构的多个接点；包覆层，其形成于该电子结构上，以包覆该电子元件与多个导电柱；以及线路结构，其设于该包覆层上，以电性连接该多个导电柱。2.如权利要求1所述的电子封装件，其中，该电子元件接触该电子结构的表面。3.如权利要求1所述的电子封装件，其中，该电子元件经由结合层黏固于该电子结构上。4.如权利要求1至3中任一者所述的电子封装件，其中，该电子元件电性连接该线路结构。5.如权利要求1所述的电子封装件，其中，该电子元件具有多个电极垫，且令该电子元件以该多个电极垫对应接合并电性连接于该电子结构的多个接点。6.如权利要求1所述的电子封装件，其中，该电子结构配置有布线结构，以供接置及电性连接该多个导电柱。7.如权利要求6所述的电子封装件，其中，该电子元件设置并电性连接于该布线结构上。8.如权利要求1所述的电子封装件，其中，该电子结构的边缘形成有阶梯部。9.如权利要求1所述的电子封装件，其中，该多个导电柱的端面齐平该包覆层的表面。10.如权利要求1所述的电子封装件，其中，该电子封装件还包括形成于该线路结构上的多个导电元件，且令该多个导电元件电性连接该线路结构。11.一种电子封装件的制法，包括：提供一整版面晶圆体，其包含多个阵列排设的电子结构，且各该电子结构具有多个接点；将一...

【专利技术属性】
技术研发人员：李孟杰，蔡芳霖，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：