一种磷化铟E/D多功能芯片及制备方法技术

本发明专利技术公开了一种磷化铟E/D多功能芯片，包括衬底、外延结构、栅极形貌和金属层；外延结构设于衬底上，自下而上依次包括缓冲层、沟道层、隔离层、掺杂层、势垒层、InP复合势垒层和帽层；其中，InP复合势垒层作为栅极肖特基结接触层；衬底为半绝缘磷化铟衬底；栅极形貌为“T”型栅，设于外延结构上并埋入外延结构一定深度；金属层覆盖栅极形貌。本发明专利技术制备方法包括步骤：准备衬底及外延结构，并完成隔离及源漏欧姆接触等前置工艺；完成增强型晶体管制备并生长钝化介质，同时完成Pt埋栅工艺热处理；完成耗尽型晶体管制备并生长钝化介质；完成其他正面及背面工艺。本发明专利技术能满足高频高速要求下的E/D多功能及数字电路等芯片应用。E/D多功能及数字电路等芯片应用。E/D多功能及数字电路等芯片应用。

【技术实现步骤摘要】
一种磷化铟E/D多功能芯片及制备方法


[0001]本专利技术涉及半导体器件领域，尤其涉及一种磷化铟E/D多功能芯片及制备方法。

技术介绍

[0002]无线通信及雷达TR组件应用中需要功放、低噪放、开关、逻辑控制等不同功能模块协同工作，目前采用GaAs E/D pHEMT(E/D pHEMT：增强/耗尽型赝配高电子迁移率晶体管)技术可以实现对多种功能组件的单片集成，达到芯片小型化的应用目标。但随着射频技术的发展，雷达及通信所用的频段已逐渐进入亚毫米波及太赫兹波段，此时GaAs的频率特性已不能满足需要，目前主要采用分立模块的方式实现该波段的射频应用。该方案下的射频前端包含了功放、低噪放、混频倍频器、开关等多种组件，牵涉到多次封装、测试，成本高并且体积巨大，不利于未来太赫兹射频芯片的产业化与集成化发展。
[0003]相对于GaAs pHEMT，InP HEMT具有更高的频率特性，适合亚毫米波及太赫兹波段的射频应用。同时其室温载流子迁移率极高，在同等面载流子浓度条件下，InP HEMT迁移率要比Si CMOS高10倍以上，并且增强型InP器件工作电流极小，具有高速、低功耗的突出优势，适合应用于超高速数字电路领域。但目前工艺上难以实现对InP HEMT器件的开启电压控制，故对于太赫兹波段的增强型及耗尽型晶体管的单片集成目前国内外并无较成熟的实施方案。

技术实现思路

[0004]专利技术目的：本专利技术的目的是提供一种能实现超高频高速多功能单片集成的磷化铟E/D多功能芯片及制备方法。
[0005]技术方案：本专利技术的磷化铟E/D多功能芯片，包括衬底、外延结构、栅极形貌和金属层；所述外延结构设于衬底上，自下而上依次包括缓冲层、沟道层、隔离层、掺杂层、势垒层、InP复合势垒层和帽层；其中，所述InP复合势垒层，作为栅极肖特基结接触层；
[0006]所述衬底为半绝缘磷化铟衬底；
[0007]所述栅极形貌为“T”型栅，设于外延结构上并埋入外延结构一定深度；
[0008]所述金属层覆盖栅极形貌。
[0009]进一步，所述缓冲层、隔离层和势垒层分别选用In
y
Al1‑
y
As材料，其中y的取值范围为0.4～0.6。
[0010]进一步，所述沟道层采用In
x
Ga1‑
x
As材料，其中x的取值范围为0.4～1。
[0011]进一步，帽层采用n
++
In
z
Ga1‑
z
As材料，其中z的取值范围为0.4～0.7。
[0012]进一步，所述金属层的结构如下：
[0013]增强型晶体管栅极的金属层由内到外依次为Pt、Ti、Pt、Au；
[0014]耗尽型晶体管栅极的金属层由内到外依次为Ti、Pt、Au。
[0015]上述任一项磷化铟E/D多功能芯片的制备方法，包括以下步骤：
[0016]S11，准备所述衬底及外延结构的磷化铟晶圆片，并完成隔离、源极和漏极的欧姆
接触；
[0017]S12，增强型晶体管制备：旋涂电子束光刻胶并直写出栅脚和栅帽，通过等离子体刻蚀和湿法腐蚀制作出栅极细槽，通过电子束蒸发以及lift
‑
off工艺依次完成Pt/Ti/Pt/Au栅极金属化，并生长钝化介质，同时完成Pt埋栅工艺热处理；
[0018]S13，耗尽型晶体管制备：旋涂电子束光刻胶并直写出栅脚和栅帽，通过等离子体刻蚀和湿法腐蚀制作出栅极细槽，通过电子束蒸发以及lift
‑
off工艺依次完成Ti/Pt/Au栅极金属化，并生长钝化介质；
[0019]S14，完成其他正面及背面工艺，经过划切，形成独立芯片。
[0020]本专利技术与现有技术相比，其显著效果如下：
[0021]1、本专利技术根据InP复合势垒及InAlAs势垒层的厚度，对最下层Pt厚度进行调整，达到控制增强型器件开启电压的目的，解决了在InP HEMT材料上对于增强型/耗尽型晶体管开启电压的控制问题；
[0022]2、本专利技术能够在同一外延结构晶圆片上制备增强型及耗尽型晶体管，将磷化铟增强型和耗尽型器件集成到一起，既能够实现多功能芯片的单片集成设计制备，同时又能发挥磷化铟高迁移率晶体管极高频率特性的优势，可用于亚毫米波及以上的高速多功能芯片以及数字电路等领域。
附图说明
[0023]图1为4英寸磷化铟E/D多功能芯片晶圆外延结构示意图；
[0024]图2为电子束直写后器件结构示意图；
[0025]图3为完成细槽腐蚀后器件结构示意图；
[0026]图4为完成栅极蒸发和lift
‑
off工艺后的结构示意图；
[0027]图5为完成栅极热处理工艺后的结构示意图；
[0028]其中：101：半绝缘磷化铟衬底；102：In
y
Al1‑
y
As(y：0.4～0.6)缓冲层；103：In
x
Ga1‑
x
As(x：0.4～1)沟道层；104：In
y
Al1‑
y
As(y：0.4～0.6)隔离层；105：Siδ掺杂层；106：In
y
Al1‑
y
As(y：0.4～0.6)势垒层；107：InP复合势垒层；108：重掺杂In
z
Ga1‑
z
As(z：0.4～0.7)帽层；
[0029]201：衬底及外延结构；203：电子束光刻胶；204：栅帽光刻胶；205：栅极；206：Pt埋栅结构。
具体实施方式
[0030]下面结合说明书附图和具体实施方式对本专利技术做进一步详细描述。
[0031]首先在磷化铟高电子迁移率晶体管器件中，由于其高迁移率保证了较大的器件饱和电流，目前常见器件中开启电压一般都偏负，通常制备出的InP HEMT器件为耗尽型居多。近年来由于增强型器件具有更好的噪声特性与更低的功耗性能，尤其是对太赫兹频段低噪声器件的研发需求，导致了增强型InP HEMT器件的研究成为热点。增强型器件的最大难点在于对开启电压的调控，具体采用Pt/Ti/Pt/Au栅进行埋栅工艺后，通过缩小栅到沟道间距，达到开启电压的正移，实现增强型器件的制备。同时器件跨导由于栅到沟道间距的缩小而显著提升，使得增强型器件通常具有比耗尽型更高的频率特性，更适合太赫兹前端芯片的应用。但是仅用单一增强型或耗尽型器件去进行电路设计，所得的芯片功能单一。对于一
个整体系统来说，需要不同功能芯片模块协同工作，所以靠单一器件设计的芯片电路组成的系统将会非常庞大而复杂。所以针对超高频小型化的应用趋势来说，本专利技术将磷化铟增强型和耗尽型器件集成到一起，既能够实现多功能芯片的单片集成设计制备，同时又能发挥磷化铟高迁移率晶体管极高频率特性的优势，最终实现太赫兹多功能芯片小型化设计制备。
[0032]磷化铟E/D本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种磷化铟E/D多功能芯片，包括衬底、外延结构、栅极形貌和金属层；其特征在于，所述外延结构设于衬底上，自下而上依次包括缓冲层(102)、沟道层(103)、隔离层(104)、掺杂层(105)、势垒层(106)、InP复合势垒层(107)和帽层(108)；其中，所述InP复合势垒层(107)，作为栅极肖特基结接触层；所述衬底为半绝缘磷化铟衬底；所述栅极形貌为“T”型栅，设于外延结构上并埋入外延结构一定深度；所述金属层覆盖栅极形貌。2.根据权利要求1所述磷化铟E/D多功能芯片，其特征在于，所述缓冲层(102)、隔离层(104)和势垒层(106)分别选用In
y
Al1‑
y
As材料，其中y的取值范围为0.4～0.6。3.根据权利要求1所述磷化铟E/D多功能芯片，其特征在于，所述沟道层(103)采用In
x
Ga1‑
x
As材料，其中x的取值范围为0.4～1。4.根据权利要求1所述磷化铟E/D多功能芯片，其特征在于，帽层(108)采用n
++
In
z
Ga1‑
z...

【专利技术属性】
技术研发人员：孙远，吴少兵，张亦斌，梁宗文，石浩，付登源，
申请(专利权)人：中国电子科技集团公司第五十五研究所，
类型：发明
国别省市：