【技术实现步骤摘要】
一种具有抗瞬变干扰的隔离电路
[0001]本专利技术涉及不同电压域之间进行信号传输系统中的隔离电路,尤其涉及一种具有抗瞬变干扰的隔离电路,属于集成电路
技术介绍
[0002]隔离电路是应用在不同电压域之间进行信号传输的系统中,比如信号从低压域向高压域传输,或者信号从高压域向低压域传输。目前主要有光耦隔离、电感隔离、电容隔离等隔离方式,其中电容隔离由于具有传输延迟低、功耗小的优势,被广泛研究和应用。
[0003]一种传统电容隔离电路结构如图1所示,其工作波形如图3所示。信号从第一电压域(VDDA/GNDA)向第二电压域(VDDB/GNDB)传输,输入IN信号被调制为一定频率的方波信号A,经过电容C1后变为脉冲型信号B,B经过信号解调电路后恢复为与IN相同的信号波形,当两电压域之间的压差变化(瞬变干扰)时,B信号的中心值也会产生偏移,当GNDB
‑
GNDA上升时,由于电容上的位移电流是从B流向A,因此B信号中心值向下偏移,当GNDB
‑
GNDA下降时,位移电流从A流向B,B信号中心值向上偏移,且偏移量与GNDB
‑
GNDA电压变化率(dV/dt)成正相关,因此当dV/dt绝对值较大时,B信号波形会接近电源VDDB或地GNDB。B信号中心值产生偏移时,会严重干扰信号解调电路的正常工作,从而导致输出出现逻辑紊乱。
[0004]为了提升电容隔离电路的抗dV/dt能力,信号调制和解调采用双通道传输方式,如图2所示,其工作波形如图4所示。调制信号A1和 ...
【技术保护点】
【技术特征摘要】
1.一种具有抗瞬变干扰的隔离电路,其特征在于:包括单通道信号隔离电路和双通道信号隔离电路两种情况;单通道信号隔离电路包括偏置电路(002)、单输出抗dV/dt电路(001)、单输出信号调制电路(003)、单输入信号解调电路(004)以及电容C1和电容C2,其中,偏置电路(002)和单输出信号调制电路(003)工作在第一电压域,电源和地分别为VDDA和GNDA;单输出抗dV/dt电路(001)和单输入信号解调电路(004)工作在第二电压域,电源和地分别为VDDB和GNDB;偏置电路(002)的输出通过电容C1连接单输出抗dV/dt电路(001)的输入端,单输出信号调制电路(003)的输入端作为具有单通道信号隔离电路的输入端IN,单输出信号调制电路(003)的输出通过电容C2连接单输出抗dV/dt电路001的输出端和单输入信号解调电路(004)的输入端,单输入信号解调电路(004)的输出端作为单通道信号隔离电路的输出端OUT;双通道信号隔离电路保留单通道信号隔离电路中的偏置电路(002)和电容C1,去除电容C2,,增设电容C3和C4,用双输出信号调制电路(006)替换单输出信号调制电路(003)、用双输出抗dV/dt电路(005)替换单输出抗dV/dt电路(001)以及用双输入信号解调电路(007)替换单输入信号解调电路(004);其中,偏置电路(002)和双输出信号调制电路工作在第一电压域,电源和地分别为VDDA和GNDA,双输出抗dV/dt电路(005)和双输入信号解调电路(007)工作在第二电压域,电源和地分别为VDDB和GNDB;偏置电路(002)的输出通过电容C1连接双输出抗dV/dt电路(005)的输入端,双输出信号调制电路(006)的输入端作为具有抗瞬变干扰的双通道信号隔离电路的输入端IN,双输出信号调制电路(006)的同相输出端通过电容C3连接双输出抗dV/dt电路(005)的一个输出端和双输入信号解调电路(007)的同相输入端,双输出信号调制电路(006)的反相输出端通过电容C4连接双输出抗dV/dt电路(005)的另一个输出端和双输入信号解调电路(007)的反相输入端,双输入信号解调电路(007)的输出端作为双通道信号隔离电路的输出端OUT。2.根据权利要求1所述的具有抗瞬变干扰的隔离电路,其特征在于:所述电容C1=C2=C3=C4,所述偏置电路(002)包括在以下三种结构中任取其中之一:1)偏置电路包括电阻R1和R2,电源VDDA连接电阻R1的一端,电阻R1的另一端连接电阻R2的一端并作为偏置电路002ad的输出端,电阻R2的另一端接地GNDA;2)偏置电路直接以电源VDDA作为偏置电路002b的输出端;3)偏置电路直接以地GNDA作为偏置电路002c的输出端。3.根据权利要求1或2所述的具有抗瞬变干扰的隔离电路,其特征在于:所述单输出抗dV/dt电路(001)包括结构相同的基准电路(100a)和基准电路(100b)以及差分放大器(101a);差分放大器(101a)的反相输入端连接基准电路(100a)的输出端和差分放大器(101a)的闭环输出端并作为单输出抗dV/dt电路(001)的输入端,差分放大器(101a)的同相输入端连接基准电路(100b)的输出端,差分放大器(101a)的开环输出端作为单输出抗dV/dt电路(001)的输出端;所述双输出抗dV/dt电路(005)保留单输出抗dV/dt电路(001)中的基准电路(100a)和基准电路(100b),用差分放大器(101b)替换差分放大器(101a);差分放大器(101b)的反相输入端连接基准电路(100a)的输出端和差分放大器(101b)的闭环输出端并作为双输出dV/dt电路(005)的输入端,差分放大器(101b)的同相输入端连接基准电路(100b)的输出端,差分放大器(101b)的一个开环输出端作为用双输出抗dV/dt电路(005)的一个输出端,差分放
大器(101b)的另一个开环输出端作为用双输出抗dV/dt电路(005)的另一个输出端。4.根据权利要求3所述的具有抗瞬变干扰的隔离电路,其特征在于:所述差分放大器(101a)包括前级放大器(200)以及后续电路上调整管T0、上调整管T2、下调整管T2和下调整管T3;前级放大器(200)的同相输入端作为差分放大器(101a)的反相输入端,前级放大器(200)的反相输入端作为差分放大器(101a)的同相输入端,前级放大器(200)的高电平输出端连接上调整管T0的控制端和上调整管T2的控制端,前级放大器(200)的低电平输出端连接下调整管T1的控制端和下调整管T3的控制端;上调整管T0的电源端和上调整管T2的电源端均连接第二电压域的电源VDDB,下调整管T1的电源端和下调整管T3的电源端均连接第二电压域的地端GNDB;上调整管T0的输出端与下调整管T1的输出端互连并作为差分放大器(101a)的闭环输出端;上调整管T2的输出端与下调整管T3的输出端互连并作为差分放大器(101a)的开环输出端;所述差分放大器(101b)保留差分放大器(101a)中的前级放大器(200)以及后续电路中的上调整管T0、上调整管T2、下调整管T1和下调整管T3,增设上调整管T4和下调整管T5;前级放大器(200)的同相输入端作为差分放大器(101b)的反相输入端,前级放大器(200)的反相输入端作为差分放大器(101b)的同相输入端,前级放大器(200)的高电平输出端连接上调整管T0的控制端、上调整管T2的控制端和上调整管T4的控制端,前级放大器(200))的低电平输出端连接下调整管T1的控制端、下调整管T3的控制端和下调整管T5的控制端;上调整管T0的电源端、上调整管T2的电压端和上调整管T4的电源端均连接第二电压域的电源端VDDB,下调整管T1的电源端、下调整管T3的电源端和下调整管T5的电源端均连接第二电压域的接地端GNDB;上调整管T0的输出端与下调整管T1的输出端互连并作为差分放大器(101b)的闭环输出端;上调整管T2的输出端与下调整管T3的输出端互连并作为差分放大器(101b)的一个开环输出端;上调整管T4的输出端与下调整管T5的输出端互连并作为差分放大器(101b)的另一个开环输出端;所述上调整管T0、上调整管T2和上调整管T4采用PMOS管或PNP管,其中,PMOS管的栅极和PNP管的基极分别为控制端;PMOS管的源极和PNP管的发射极分别为电源端,连接第二电压域VDDB;PMOS管的漏极和PNP管的集电极分别为输出端;下调整管T1、下调整管T3和下调整管T5采用NMOS管或NPN管,其中,NMOS管的栅极和NPN管的基极分别为控制端;NMOS管的源极和NPN管的发射极分别为电源端,连接第二电压域GNDB;NMOS管的漏极和NPN管的集电极分别为输出端。5.根据权利要求4所述的具有抗瞬变干扰的隔离电路,其特征在于:所述差分放大器(101a)中的前级放大器(200)包括PMOS管P0、PMOS管P1、NMOS管N0、NMOS管N1、NMOS管N01以及电流源I0和I1;前级放大器(200)后续电路中的上调整管T0和上调整管T2为PMOS管,下调整管T1和下调整管T3为NMOS管;PMOS管P0的源极、PMOS管P1的源极、NMOS管N01的...
【专利技术属性】
技术研发人员:张允武,禹阔,陆扬扬,鲍文笑,
申请(专利权)人:国硅集成电路技术无锡有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。