一种测试和外灌一体化的接口电路、本振以及电子设备制造技术

本发明专利技术提供一种测试和外灌一体化的接口电路、本振以及电子设备，涉及集成电路技术领域，包括：外灌输入接口、压控振荡器输入接口、测试输出接口、本振输出接口；外灌输入接口通过第一支路与本振输出接口连接；压控振荡器输入接口通过第二支路与测试输出接口连接；压控振荡器输入接口通过第三支路与本振输出接口连接。本发明专利技术同时存在本振输出接口和独立的测试接口，同时还有外灌单音信号输入接口和压控振荡器VCO的输入接口，可以独立测试压控振荡器VCO、频率综合器PLL的性能，同时避免了因上述模块失效而使得整个收发机TRX无法测试验证的风险。并且减小了芯片的面积，降低了功耗，提高了系统集成度，整体上降低了射频毫米波电路的实现成本。的实现成本。的实现成本。

【技术实现步骤摘要】
一种测试和外灌一体化的接口电路、本振以及电子设备


[0001]本专利技术涉及集成电路
，特别是一种测试和外灌一体化的接口电路、本振以及电子设备。

技术介绍

[0002]目前随着集成电路集成度的不断提高，由压控振荡器(VCO)和频率综合器(PLL)构成的本振(LO)也与收发机(TRX)实现了片上集成。为了可以独立测量频率综合器PLL的相位噪声和时钟抖动性能，一般需要一个独立的输出接口供给测试使用。同时，为了避免本振LO工作不正常而影响收发机TRX的性能测试，同时还需要一个本振外灌接口输入单音信号。
[0003]但目前已有的芯片结构中，部分不存在独立的本振输出接口，因此不能独立测试本振LO的性能，也存在由于本振失效而导致整个芯片失效的风险。而多数芯片在结构上，分别给外灌输入的单音信号和片上本振信号保留了两个独立的通道，即，芯片内部存在两条独立的本振链路，其中一个本振链路的输入接压控振荡器VCO的输出，另一个本振链路接外灌单音信号输入。这虽然解决了前述问题，但随之而来的是导致了电路结构面积增大和功耗开销升高。
>[0004]因此，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种测试和外灌一体化的接口电路，其特征在于，所述接口电路包括：外灌输入接口、压控振荡器输入接口、测试输出接口、本振输出接口；所述外灌输入接口通过第一支路与所述本振输出接口连接；所述压控振荡器输入接口通过第二支路与所述测试输出接口连接；所述压控振荡器输入接口通过第三支路与所述本振输出接口连接；其中，所述第二支路导通，且所述第一支路、所述第三支路均断开的情况下，所述测试输出接口将所述压控振荡器输入接口接收到的振荡器信号作为测试信号进行输出；所述第一支路均导通，且所述第二支路、所述第三支路均断开的情况下，所述本振输出接口将所述外灌输入接口接收到的单音信号作为本振信号进行输出；所述第三支路导通，且所述第一支路、所述第二支路均断开的情况下，所述本振输出接口将所述振荡器信号作为所述本振信号进行输出。2.根据权利要求1所述的接口电路，其特征在于，所述第一支路包括：第一输入对管和第一输出对管；所述第一输入对管与所述第一输出对管串联；所述第一输入对管通过第一输入匹配网络接收所述单音信号，并通过所述第一输出对管、第一输出匹配网络输出所述本振信号。3.根据权利要求2所述的接口电路，其特征在于，所述第二支路包括：第二输入对管和第二输出对管；所述第二输入对管与所述第二输出对管串联；所述第二输入对管通过第二输入匹配网络接收所述振荡器信号，并通过所述第二输出对管、第二输出匹配网络输出所述测试信号。4.根据权利要求3所述的接口电路，其特征在于，所述第三支路包括：所述第二输入对管和所述第一输出对管；所述第二输入对管与所述第一输出对管串联；所述第二输入对管通过所述第二输入匹配网络接收所述振荡器信号，并通过所述第一输出对管、所述第一输出匹配网络输出所述本振信号。5.根据权利要求4所述的接口电路，其特征在于，所述单音信号为差分信号；所述本振信号为差分信号；所述第一输入对管包括：MOS管M1、MOS管M2；所述第一输出对管包括MOS管M7、MOS管M8；所述MOS管M1的第一端和所述MOS管M2的第一端均接地；所述MOS管M1的第二端通过所述第一输入匹配网络，接收所述单音信号中的一个差分信号，所述MOS管M2的第二端通过所述第一输入匹配网络，接收所述单音信号中的另一个...

【专利技术属性】
技术研发人员：邓伟，吴奇修，贾海昆，池保勇，
申请(专利权)人：清华大学，
类型：发明
国别省市：