一种欠压保护电路制造技术

本发明专利技术公开了一种欠压保护电路，包括主欠压检测电路、欠压滤波电路、次欠压检测电路、上电延时电路和或门OR1；主欠压检测电路的输出连接欠压滤波电路，欠压滤波电路的输出连接或门OR1的一个输入端并反馈连接至主欠压检测电路的输入端，次欠压检测电路的输出连接上电延时电路的输入，上电延时电路的输出连接或门OR1的另一个输入端，或门OR1的输出OUT作为欠压保护电路的输出。本发明专利技术可以实现高精度的欠压保护阈值，有效抑制低电源电压下逻辑功能紊乱问题，能够滤除一定的电源噪声，且电源电压越低，其滤波时间越小，在电源电压快速上升时具有延时保护作用。具有延时保护作用。具有延时保护作用。

【技术实现步骤摘要】
一种欠压保护电路


[0001]本专利技术涉及芯片的供电电源系统，尤其涉及一种高可靠性的欠压保护电路，属于集成电路


技术介绍

[0002]在许多系统应用中，如电机驱动、电源管理等，芯片的供电电源会出现不同程度的波动，当电源电压过低时，会导致芯片内部功能的紊乱，为了避免造成其它严重问题，一般芯片内部会设置欠压保护电路，当电源电压过低(欠压)时，直接关闭系统。
[0003]一种传统欠压保护电路，如图1所示，包含基准电路、电压检测电路和比较器等，该电路结构可以实现较为精确的欠压阈值控制，但存在着若干缺点：
[0004]输出电压随电源电压VDD缓慢变化时，波形如图2所示，根据输出OUT波形翻转时所对应的电源VDD电压，可以获得正向欠压阈值(VDD上升时)UVDD+和负向欠压阈值(VDD下降时)UVDD
‑
，正/负欠压阈值的设置是为了避免输出OUT出现震荡。但是，当VDD电压较低时，输出OUT是低电平状态，此时欠压保护电路并不能对系统进行关断，这是因为，在VDD电压较低时，偏置电路、基准电路和比较器等模拟模块进入非线性工作区，不能正常工作。
[0005]当电源VDD快速上升时，工作波形如图3所示，由于电路不能够快速进行反应，输出OUT基本维持低电平，又由于VDD上电之后一段时间(t
srart
)之内，模拟和数字电路正常输出均未建立，系统可能出现故障。
[0006]如图4所示，电源VDD会出现不同程度的下降，当VDD在UVDD
‑
附近变化时，并不会影响电路功能，因此可以被认为是噪声，但是OUT依然会有高电平输出，这会导致系统关闭。

技术实现思路

[0007]为克服现有技术存在的缺陷，本专利技术提供了一种欠压保护电路，用于解决传统欠压保护电路的若干可靠性问题。
[0008]为实现上述专利技术目的，本专利技术采用以下技术方案：一种欠压保护电路，其特征在于，包括主欠压检测电路、欠压滤波电路、次欠压检测电路、上电延时电路和或门OR1；主欠压检测电路的输出连接欠压滤波电路，欠压滤波电路的输出连接或门OR1的一个输入端并反馈连接至主欠压检测电路的输入端，次欠压检测电路的输出连接上电延时电路的输入，上电延时电路的输出连接或门OR1的另一个输入端，或门OR1的输出OUT作为欠压保护电路的输出；
[0009]主欠压检测电路包括基准电路、电源电压检测电路和比较器COMP1，基准电路的输出连接比较器COMP1的同相输入端，电源电压检测电路的输出连接比较器COMP1的反相输入端，电源电压检测电路的输入端FB作为主欠压检测电路的反馈输入端，比较器COMP1的输出作为主欠压检测电路的输出端；
[0010]欠压滤波电路包括反相器INV5、INV6和INV7以及电流源I3、NMOS管N5和电容C1；反相器INV5的输入端作为欠压滤波电路的输入端，反相器INV5的输出连接NMOS管N5的栅极，
NMOS管N5的源极连接电容C1的一端并接地，NMOS管N5的漏极连接电流源I3的输出端以及电容C1的另一端和反相器INV6的输入端，反相器INV6的输出连接反相器INV7的输入端，反相器INV7的输出端作为欠压滤波电路的输出端，电流源I3的输入端连接电源VDD；
[0011]次欠压检测电路包括电压偏置电路、PMOS管P1、电流源I1和反相器INV2；电压偏置电路的输出端连接PMOS管P1的栅极，PMOS管P1的源极连接电源VDD，PMOS管P1的漏极连接电流源I1的电流输入端和反相器INV2的输入端，电流源I1的输出端接地，反相器INV2的输出作为次欠压检测电路的输出端；
[0012]上电延时电路包括NMOS管N6、电流源I4、电容C2和反相器INV8；NMOS管N6的栅极作为上电延时电路的输入端，NMOS管N6的源极连接电容C2的一端并接地，NMOS管N6的漏极连接电流源I4的输出端以及电容C2的另一端和反相器INV8的输入端，电流源I4的输入端连接电源VDD，反相器INV8的输出作为上电延时电路的输出端。
[0013]进一步地，所述次欠压检测电路也可以包括电阻R7、R8和R9以及NMOS管N2、反相器INV3和INV4；电阻R7的一个端口连接电源VDD，R7另一个端口连接电阻R8的一个端口和N2的栅极，R8的另一个端口连接地，N2的源极连接地，N2的漏极连接R9的一个端口和INV3的输入端，R9的另一个端口连接电源VDD，INV3的输出连接INV4的输入端，INV4的输出作为次欠压检测电路的输出端。
[0014]所述主欠压检测电路中的基准电路包括运算放大器OP、电阻R10、R11和R12以及二极管D1、二极管D2、NMOS管N7、NMOS管N8和电流源I5；运算放大器OP的正输入端连接电阻R11的一端以及二极管D2的阳极和NMOS管N7的源极，运算放大器OP的负输入端连接电阻R10的一端并通过电阻R12连接二极管D1的阳极，二极管D1的阴极与二极管D2的阴极以及NMOS管N8的源极互连并接地，运算放大器OP的输出连接电阻R10的另一端、电阻R11的另一端和NMOS管N8的栅极并作为基准电流的输出端，NMOS管N7的漏极连接电源VDD和电流源I5的输入端，电流源I5的输出端连接NMOS管N7的栅极和NMOS管N8的漏极。
[0015]所述主欠压检测电路中的基准电路也可以包括电流源I6和齐纳二极管Z1，电流源I6的输入端连接电源VDD，电流源I6的输出连接端连接齐纳二极管Z1的阴极并作为基准电流的输出端，齐纳二极管Z1的阴极接地。
[0016]所述主欠压检测电路中的电源电压检测电路包括电阻R1、R2和R3以及NMOS管N1；电阻R1的一端连接电源VDD，电阻R1的另一端作为电源电压检测电路的输出端并通过电阻R2连接电阻R3的一端和NMOS管N1的漏极，电阻R3的另一端连接NMOS管N1的源极并接地，NMOS管N1的栅极作为电源电压检测电路的输入端FB。
[0017]所述主欠压检测电路中的电源电压检测电路也可以包括电阻R4、R5和R6以及反相器INV1、传输门TG1和TG2；电阻R4的一端连接电源VDD，电阻R4的另一端连接传输门TG1的输入端并通过电阻R5连接R6的一端和传输门TG2的输入端，电阻R6的另一端接地，传输门TG1的P管栅极连接传输门TG2的N管栅极和INV1的输入端并作为电源电压检测电路的输入端FB，反相器INV1的输出连接传输门TG1的N管栅极和传输门TG2的P管栅极，传输门TG1的输出端和传输门TG2的输出端互连作为电源电压检测电路的输出端。
[0018]所述次欠压检测电路中的电压偏置电路包括电流源I 2和NMOS管N 3，电流源I 2的输入端连接电源VDD，电流源I 2的输出端连接NMOS管N 3的漏极和栅极并作为电压偏置电路的输出端，NMOS管N 3的源极接地
‘
[0019]进一步地，在上述次欠压检测电路中的电压偏置电路中，可以增设NMOS管N 4，NMOS管N 4设置于电流本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种欠压保护电路，其特征在于，包括主欠压检测电路、欠压滤波电路、次欠压检测电路、上电延时电路和或门OR1；主欠压检测电路的输出连接欠压滤波电路，欠压滤波电路的输出连接或门OR1的一个输入端并反馈连接至主欠压检测电路的输入端，次欠压检测电路的输出连接上电延时电路的输入，上电延时电路的输出连接或门OR1的另一个输入端，或门OR1的输出OUT作为欠压保护电路的输出；主欠压检测电路包括基准电路、电源电压检测电路和比较器COMP1，基准电路的输出连接比较器COMP1的同相输入端，电源电压检测电路的输出连接比较器COMP1的反相输入端，电源电压检测电路的输入端FB作为主欠压检测电路的反馈输入端，比较器COMP1的输出作为主欠压检测电路的输出端；欠压滤波电路包括反相器INV5、INV6和INV7以及电流源I3、NMOS管N5和电容C1；反相器INV5的输入端作为欠压滤波电路的输入端，反相器INV5的输出连接NMOS管N5的栅极，NMOS管N5的源极连接电容C1的一端并接地，NMOS管N5的漏极连接电流源I3的输出端以及电容C1的另一端和反相器INV6的输入端，反相器INV6的输出连接反相器INV7的输入端，反相器INV7的输出端作为欠压滤波电路的输出端，电流源I3的输入端连接电源VDD；次欠压检测电路包括电压偏置电路、PMOS管P1、电流源I1和反相器INV2；电压偏置电路的输出端连接PMOS管P1的栅极，PMOS管P1的源极连接电源VDD，PMOS管P1的漏极连接电流源I1的电流输入端和反相器INV2的输入端，电流源I1的输出端接地，反相器INV2的输出作为次欠压检测电路的输出端；上电延时电路包括NMOS管N6、电流源I4、电容C2和反相器INV8；NMOS管N6的栅极作为上电延时电路的输入端，NMOS管N6的源极连接电容C2的一端并接地，NMOS管N6的漏极连接电流源I4的输出端以及电容C2的另一端和反相器INV8的输入端，电流源I4的输入端连接电源VDD，反相器INV8的输出作为上电延时电路的输出端。2.根据权利要求1所述的欠压保护电路，其特征在于，所述次欠压检测电路包括电阻R7、R8和R9以及NMOS管N2、反相器INV3和INV4；电阻R7的一个端口连接电源VDD，R7另一个端口连接电阻R8的一个端口和N2的栅极，R8的另一个端口连接地，N2的源极连接地，N2的漏极连接R9的一个端口和INV3的输入端，R9的另一个端口连接电源VDD，INV3的输出连接INV4的输入端，INV4的输出作为次欠压检测电路的输出端。3.根据权利要求1或2所述的欠压保护电路，其特征在于，所述主欠压检测电路中的基准电路包括运算放大器OP、电阻R10、R11和R12以及二极管D1、二极管D2、NMOS管N7、NMOS管N8和电流源I5；运算放大器OP的正输入端连接电阻R11的一端以及二极管D2的阳极和NMOS管...

【专利技术属性】
技术研发人员：张允武，禹阔，陆扬扬，鲍文笑，
申请(专利权)人：国硅集成电路技术无锡有限公司，
类型：发明
国别省市：