三维半导体设备和制造该三维半导体设备的方法技术

本公开的实施例涉及三维半导体设备和制造该三维半导体设备的方法。3D半导体设备可以包括堆叠结构和竖直通道结构。堆叠结构可以包括第一绝缘图案、下部导电图案和第二绝缘图案。下部导电图案可以被布置在第一绝缘图案上。第二绝缘图案可以被布置在下部导电图案上。第一绝缘图案可以具有比第二绝缘图案的厚度更厚的厚度。竖直通道结构可以被布置在堆叠结构中。下部导电图案可以具有与第二绝缘图案的下部表面直接接触的上部表面。的下部表面直接接触的上部表面。的下部表面直接接触的上部表面。

【技术实现步骤摘要】
三维半导体设备和制造该三维半导体设备的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2022年3月18日向韩国知识产权局提交的韩国专利申请号10
‑
2022
‑
0034065的优先权，其以其整体通过引用并入本文。


[0003]各种实施例总体上涉及一种半导体设备和制造该半导体设备的方法，更具体地，涉及一种三维半导体设备和制造该三维半导体设备的方法。

技术介绍

[0004]半导体设备的集成度主要取决于单位存储器单元的占用面积。近来，由于包括衬底上的单个存储器单元的半导体设备的集成度的提高可能已经达到极限，可以提出包括堆叠在衬底上的存储器单元的三维(3D)半导体设备。此外，为了提高3D半导体设备的操作可靠性，可以开发各种结构和制造方法。

技术实现思路

[0005]根据多个实施例的示例，可以提供一种三维(3D)半导体设备。3D半导体设备可以包括至少一个堆叠结构和至少一个竖直通道结构。堆叠结构可以包括顺序地堆叠的第一绝缘图案、下部导电图案和第二绝缘图案。第一绝缘图案可以包括第一厚度，并且第二绝缘图案可以包括与第一厚度不同的第二厚度。下部导电图案中的每一个的上部表面可以与第二绝缘图案中的每一个的下部表面直接接触。
[0006]根据多个实施例的示例，可以提供一种三维(3D)半导体设备。3D半导体设备可以包括堆叠结构和至少一个竖直通道结构。堆叠结构可以包括至少一个单元存储器块。单元存储器块可以包括在单元区域和接触区中顺序地堆叠至少一次的第一绝缘图案、下部字线、第二绝缘图案和上部字线。竖直通道结构可以包括在单元区域中穿过堆叠结构形成的数据存储层。单元区域中的第一绝缘图案可以具有比单元区域中的第二绝缘图案的厚度更厚的厚度。
[0007]根据多个实施例的示例，可以提供一种制造3D半导体设备的方法。在制造3D半导体设备的方法中，第一绝缘中间层和牺牲层可以交替地堆叠至少一次以形成堆叠结构。可以选择性地去除牺牲层以在第一绝缘中间层之间形成开口。可以在开口的内部表面上形成导电层。可以在具有导电层的开口中形成第二绝缘中间层。第二绝缘中间层可以具有与第一绝缘中间层的厚度不同的厚度。可以形成穿过堆叠结构的孔。可以去除通过孔暴露的导电层以限定字线。可以在孔中形成竖直通道结构。
附图说明
[0008]从以下结合附图的详细说明将更加清楚地理解本公开的主题的上述和其他方面、特征以及优点，在附图中：
[0009]图1A、图1B和图1C是图示了根据各种实施例的3D半导体设备的视图；
[0010]图2A、图2B和图2C是图示了根据各种实施例的3D半导体设备的视图；
[0011]图3是图示了根据各种实施例的3D半导体设备的视图；
[0012]图4A、图4B、图5、图6A、图6B、图7A、图7B、图8A、图8B、图9、图10、图11、图12A和图12B是图示了根据各种实施例的制造3D半导体设备的方法的截面视图；
[0013]图13是图示了根据各种实施例的制造3D半导体设备的方法的截面视图；
[0014]图14是图示了根据各种实施例的存储器系统的框图；
[0015]图15是图示了根据各种实施例的存储器系统的框图；以及
[0016]图16是图示了根据各种实施例的计算系统的框图。
[0017]图17是图示了根据多个实施例的示例的计算系统的框图。
具体实施方式
[0018]将参考附图更详细地描述各种实施例。附图是各种实施例(和中间结构)的示意性图示。因此，例如由于制造技术和/或公差等原因导致的自图示的配置和形状的变化是可以预期的。因此，所描述的多个实施例不应被解释为限于本文中所图示的特定配置和形状，而是可以包括不脱离如在所附权利要求中所限定的本公开的精神和范围的配置和形状上的偏差。应当理解，当元件、图案、表面或层等被称为“在
…
上”、“连接到”或“耦合到”另一个元件、图案、表面或层等时，它可以直接在其他元件、图案、表面或层等上，连接或耦合到其他元件、图案、表面或层等，或者可以存在中间元件、图案、表面或层等。相比之下，当元件、图案、表面或层等被称为“直接在
…
上”、“直接连接到”、“直接与
…
接触”或“直接耦合到”另一个元件、图案、表面或层等时，没有中间元件、图案、表面或层等，
[0019]本文参考本公开的多个理想化实施例的截面示图和/或平面示图描述了本公开。然而，实施例不应被解释为对概念进行限制。尽管将示出和描述一些实施例，但是本领域的普通技术人员将了解，在不脱离本公开的原理和精神的情况下可以对这些实施例进行改变。
[0020]在下文中，可以参考附图详细例示各种实施例的3D半导体设备。
[0021]图1A至图1C是图示了根据各种实施例的3D半导体设备的视图。图1A是图示了3D半导体设备的平面视图。图1B是沿着图1A中的线A
‑
A'截取的截面视图。图1C是沿着图1A中的线B
‑
B'截取的截面视图。
[0022]参考图1A至图1C，3D半导体设备可以包括至少一个堆叠结构ST、至少一个竖直通道结构CH和至少一个接触塞CT。
[0023]堆叠结构ST可以包括多个导电图案126以及绝缘图案102和118。绝缘图案102和118可以被布置在导电图案126之间以使导电图案126彼此电隔离。绝缘图案102和118可以具有不同的厚度。绝缘图案102和118可以包括第一绝缘图案102和第二绝缘图案118。在各种实施例中，堆叠结构ST可以包括在竖直方向上重复堆叠的第一绝缘图案102、导电图案126、第二绝缘图案118、导电图案126和第一绝缘图案102。在下文中，竖直方向可以被称为第一方向D1。
[0024]在各种实施例中，第一绝缘图案102可以具有与第二绝缘图案118的厚度T3不同的厚度T1。例如，第一绝缘图案102的厚度T1可以比第二绝缘图案118的厚度T3更厚。例如，第
一绝缘图案102的厚度T1可以是第二绝缘图案118的厚度T3的大约1.5倍至大约2.5倍。此外，第一绝缘图案102的厚度T1可以大于相邻的两个导电图案126的厚度(THx2)与相邻的两个导电图案126之间的第二绝缘图案118的厚度T3之和(即，T1>2TH+T3)。
[0025]在各种实施例中，第一绝缘图案102和第二绝缘图案118可以包括相同的材料或不同的材料。第一绝缘图案102和第二绝缘图案118可以包括诸如氧化物、氮化物、气隙等绝缘材料。例如，第一绝缘图案102和第二绝缘图案118可以包括氧化硅层、氮化硅层和氮氧化硅层中的至少一种。替代地，第一绝缘图案102和第二绝缘图案118可以包括相同的绝缘层，但是第一绝缘图案102和第二绝缘图案118的化学计量比可能不同。例如，第一和第二绝缘图案102和118中的任何一个可以包括富硅氮化物层，并且另一个可以包括满足氮化硅材料的化学计量比的氮化硅层。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维3D半导体设备，包括：堆叠结构，包括被顺序地堆叠的第一绝缘图案、下部导电图案和第二绝缘图案，所述第一绝缘图案具有第一厚度，并且所述第二绝缘图案具有与所述第一厚度不同的第二厚度；以及至少一个竖直通道结构，被布置在所述堆叠结构中，其中所述下部导电图案的上部表面与所述第二绝缘图案的下部表面直接接触。2.根据权利要求1所述的3D半导体设备，其中所述堆叠结构还包括与所述第二绝缘图案的上部表面直接接触的上部导电图案。3.根据权利要求2所述的3D半导体设备，其中所述上部导电图案包括与所述下部导电图案的材料和厚度基本上相同的材料和厚度。4.根据权利要求2所述的3D半导体设备，其中所述下部导电图案通过切口部分与所述上部导电图案电隔离。5.根据权利要求4所述的3D半导体设备，其中所述切口部分位于所述第二绝缘图案的端部的上部表面处。6.根据权利要求1所述的3D半导体设备，其中所述第一厚度比所述第二厚度更厚。7.根据权利要求6所述的3D半导体设备，其中所述下部导电图案具有比所述第一厚度更薄的第三厚度，其中所述第三厚度比所述第二厚度更薄，以及其中所述第一厚度大于所述第二厚度与所述第三厚度的两倍之和。8.根据权利要求1所述的3D半导体设备，其中所述下部导电图案包括钼。9.根据权利要求1所述的3D半导体设备，其中所述下部导电图案包括被堆叠的阻挡层和导电层，所述阻挡层与所述第一绝缘图案的至少一个表面接触，并且所述导电层与所述第二绝缘图案的至少一个表面接触。10.根据权利要求1所述的3D半导体设备，其中所述第一绝缘图案和所述第二绝缘图案包括从相同的材料和不同的材料中选择的一种。11.根据权利要求10所述的3D半导体设备，其中所述第一绝缘图案和所述第二绝缘图案中的至少一个包括以下项中的至少一种：氧化物，包括氧化硅和包含金属的氧化物；氮化物，包括氮化硅和氮氧化硅；绝缘材料，包括杂质；以及气隙。12.一种3D半导体设备，包括：堆叠结构，包括至少一个单元存储器块，所述至少一个单元存储器块包括在单元区域和接触区中被顺序地堆叠至少一次的第一绝缘图案、下部字线、第二绝缘图案和上部字线；以及至少一个竖直通道结构，包括在所述单元区域中通过所述堆叠结构被形成的数据存储层，其中所述单元区域中的所述第一绝缘图案具有比所述单元区域中的所述第二绝缘图案的厚度更厚的厚度。13.根据权利要求12所述的3D半导体设备，其中所述上部字线和所述下部字线中的每一个具有比所述第二绝缘图案的厚度更薄的厚度。
14.根据权利要求13所述的3D半导体设备，其中所述第一绝缘图案具有比所述下部字线的厚度、所述第二绝缘图案的厚度和所述上部字线的厚度之和更厚的厚度。15.根据权利要求12所述的3D半导体设备，其中所述上部字线和所述下部字线中的至少一个包括钼。16.根据权利要求12所述的3D半导体设备，其中所述上部字线和所述下部字线中的每一个包括阻挡层和导电层，所述阻挡层与所述第一绝缘图案的上部表面接触，并且所述导电层与所述第二绝缘图案的上部表面接触。17.根据权利要求12所述的3D半导体设备，其中所述第一绝缘图案和所述第二绝缘图案包括相同的材料和不同的材料中的一种。18.根据权利要求12所述的3D半导体设备...

【专利技术属性】
技术研发人员：李昇珉，安正烈，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：