测试结构、量子比特的制造方法及量子芯片技术

本申请公开了一种测试结构、量子比特的制造方法及量子芯片，属于量子计算技术领域。测试结构，包括形成于衬底上的超导元件，形成于所述衬底上且与所述超导元件连接的超导量子干涉装置，以及形成于所述衬底上且部分的覆盖所述超导元件的导电膜。本申请提出的方案，利用独立形成的导电膜与测试电路接触连接，便于实现超导量子干涉装置的电学参数测量，并且在确认电学参数符合设计要求时，可实施去除所述导电膜的工艺获得合格的量子比特。因此，本申请利用导电膜直接构建出方便超导量子干涉装置测试时实现接触连接的区域，有助于实现对超导量子干涉装置squid的电学检测。导量子干涉装置squid的电学检测。导量子干涉装置squid的电学检测。

【技术实现步骤摘要】
测试结构、量子比特的制造方法及量子芯片


[0001]本申请属于量子信息领域，尤其是量子计算
，特别地，本申请涉及一种测试结构、量子比特的制造方法及量子芯片。

技术介绍

[0002]量子芯片是量子计算机的核心部件。超导物理体系构建量子芯片的基本思路是：将由约瑟夫森结并联形成的超导量子干涉装置squid，与额外构建的电容极板并联，基于该并联结构形成的超导量子比特电路即作为量子芯片上执行量子计算的基本单元——量子比特。约瑟夫森结(Josephson junction)，一般是由两块超导体夹以某种很薄的势垒层(厚度≤Cooper电子对的相干长度)而构成的结构，例如S(超导材料层)—I(半导体或绝缘体材料层)—S(超导材料层)结构。超导量子干涉装置squid的性能质量直接决定量子比特性能的好坏，因此必须进行测试来确认是否合格。
专利技术创造内容
[0003]本申请的实施例提供一种测试结构、量子比特的制造方法及量子芯片，以实现对超导量子干涉装置squid的电学检测。
[0004]本申请的一个实施例提供了一种测试结构，包括：形成于衬底上的超导元件；形成于所述衬底上且与所述超导元件连接的超导量子干涉装置；以及，形成于所述衬底上且与所述超导元件连接的导电膜。
[0005]如上所述的测试结构，在一些实施方式中，所述导电膜包括超导膜。
[0006]如上所述的测试结构，在一些实施方式中，所述导电膜可从所述超导元件剥离去除。
[0007]如上所述的测试结构，在一些实施方式中，所述超导元件包括电容。
[0008]如上所述的测试结构，在一些实施方式中，所述超导量子干涉装置包括至少两个约瑟夫森结，且所述约瑟夫森结形成并联。
[0009]如上所述的测试结构，在一些实施方式中，所述约瑟夫森结的数量为奇数。
[0010]如上所述的测试结构，在一些实施方式中，所述约瑟夫森结的临界电流各不相同。
[0011]本申请的另一个实施例提供了一种量子比特的制造方法，包括：获得如上所述测试结构；将所述超导膜与测试电路接触连接，并测试所述超导量子干涉装置的电学参数；以及，在所述电学参数符合设计要求时，去除所述导电膜。
[0012]如上所述的制造方法，在一些实施方式中，所述电学参数包括电阻值。
[0013]本申请的还有一个实施例提供了一种量子芯片，包括根据如上所述制造方法制造的量子比特。
[0014]与现有技术相比，本申请提供的测试结构，包括形成于衬底上的超导元件，形成于所述衬底上且与所述超导元件连接的超导量子干涉装置，以及形成于所述衬底上且与所述超导元件连接的导电膜。本申请提出的方案，利用独立形成的导电膜与测试电路接触连接，
便于实现超导量子干涉装置的电学参数测量，并且在确认电学参数符合设计要求时，可实施去除所述导电膜的工艺获得合格的量子比特。因此，本申请利用导电膜直接构建出方便超导量子干涉装置测试时实现接触连接的区域，有助于实现对超导量子干涉装置squid的电学检测。
附图说明
[0015]图1为相关技术中量子芯片上量子比特的结构示意图；
[0016]图2为本申请的一个实施例提供的测试结构的结构示意图；
[0017]图3为本申请的一个实施例提供的针对超导量子干涉装置的电学参数测试的示意图；
[0018]图4为本申请的一个实施例提供的量子比特的结构示意图。
[0019]附图标记说明：
[0020]1－衬底，2－超导膜，3－超导量子干涉装置，
[0021]21－第一超导膜，211－第一比特组成元件，212－第一导电膜，
[0022]22－第二超导膜，221－第二比特组成元件，222－第二导电膜。
具体实施方式
[0023]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本申请的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。
[0024]需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0025]另外，应该理解的是，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
[0026]示例性的，在超导物理体系的量子芯片中，量子芯片上至少具有一个量子比特，在量子比特的附近还形成有与其耦合的读取腔和调控信号线等。量子比特包括对地电容、与电容并联的超导量子干涉装置squid，该超导量子干涉装置squid由约瑟夫森结并联构成，例如，由两个约瑟夫森结并联构成，其中，约瑟夫森结(Josephson junction)，或称为超导隧道结，一般是由两块超导体夹以某种很薄的势垒层(厚度≤Cooper电子对的相干长度)而构成的结构，例如S(超导材料层)—I(半导体或绝缘体材料层)—S(超导材料层)结构，简称SIS。约瑟夫森结的性能质量直接决定超导量子比特性能的好坏，因此，该超导量子干涉装置squid(即相互并联的约瑟夫森结)的制备工艺十分关键，直接影响着量子比特的性能，如
量子比特的相干性等。
[0027]参见图1所示的一种量子比特的结构，十字型电容板C
q
被接地平面(GND)包围，且十字型电容板C
q
与接地平面(GND)之间具有间隙，超导量子干涉装置squid的一端(位于约瑟夫森结的一个超导材料层)连接至十字型电容板C
q
，另一端(位于约瑟夫森结的另一个超导材料层)连接至接地平面(GND)，由于十字型电容板C
q
的第一端通常用于连接超导量子干涉装置squid，第二端用于与读取谐振腔耦合，第一端和第二端的附近需要预留一定的空间用于布线，例如，第一端的附近需预留布置xy信号线和z信号线的空间，十字型电容板C
q
的另外两端用于与相邻位置的量子比特耦合，结合图1所示，可以理解，这种结构的量子比特便于一维链排布。
[0028]目前，实施量子比特的制造工艺一般如下：首先，在衬底上沉积的薄膜经过图形化后形成读取腔、调控信号线，以及组成量子比特的地和对地的电容极板等，并裸露出用于制造约瑟夫森结的区域(即结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种测试结构，其特征在于，包括：形成于衬底上的超导元件；形成于所述衬底上且与所述超导元件连接的超导量子干涉装置；以及，形成于所述衬底上且与所述超导元件连接的导电膜。2.根据权利要求1所述的测试结构，其特征在于，所述导电膜包括超导膜。3.根据权利要求1所述的测试结构，其特征在于，所述导电膜可从所述超导元件剥离去除。4.根据权利要求1至3任一项所述的测试结构，其特征在于，所述超导元件包括电容。5.根据权利要求1至3任一项所述的测试结构，其特征在于，所述超导量子干涉装置包括至少两个约瑟夫森结，且所述约瑟夫森结形成并联。6....

【专利技术属性】
技术研发人员：请求不公布姓名，请求不公布姓名，张辉，
申请(专利权)人：本源量子计算科技合肥股份有限公司，
类型：发明
国别省市：