阵列基板的制备方法、阵列基板以及显示面板技术

本公开涉及显示技术领域，特别涉及一种阵列基板的制备方法、阵列基板以及显示面板。阵列基板的制备方法包括形成LED外延叠层结构；在LED外延叠层结构上依次形成阳极和第一硬掩膜层；在第一硬掩膜层上形成第一图形；在LED外延叠层结构形成第二图形；将第二衬底与第一硬掩膜层键合，去除第一衬底并在LED外延叠层结构背离第二衬底的一侧依次覆盖阴极和第二硬掩膜层；在第二硬掩膜层上形成第三图形；刻蚀阴极以及LED外延叠层结构至连通第二图形形成多个像素单元。本公开的技术方案，解决了由于采用光刻胶造成像素单元的电学接触受到影响，导致开启电压变大等电学问题，以及对像素单元的侧壁造成损伤，影响像素单元的发光效率的问题。题。题。

【技术实现步骤摘要】
阵列基板的制备方法、阵列基板以及显示面板


[0001]本公开涉及显示
，特别涉及一种阵列基板的制备方法、阵列基板以及显示面板。

技术介绍

[0002]微米级发光二极管（Micro Light Emitting Diode，Micro
‑
LED）具有分辨率高、亮度高、寿命长和色域广等明显优势，在增强现实（Augmented Reality，AR）、虚拟现实（Virtual Reality，VR）和微型显示等领域中逐渐得到普及和应用。由Micro
‑
LED形成的像素单元，在制备过程中通常使用光刻胶，通过对光刻胶图案化，然后刻蚀出相应图形区域的像素单元。
[0003]由于上述制备过程中使用光刻胶，后续要将光刻胶去除，如果光刻胶不能去除干净，将会影响像素单元的电学接触，导致开启电压变大等电学问题。另外，在光刻胶去除的过程中，容易对像素单元的侧壁造成损伤，影响像素单元的发光效率。

技术实现思路

[0004]为了解决上述技术问题或者至少部分地解决上述技术问题，本公开提供了一种阵列基板的制备方法、阵列基板以及显示面板，解决了由于采用光刻胶，造成像素单元的电学接触受到影响，导致开启电压变大等电学问题，以及对像素单元的侧壁造成损伤，影响像素单元的发光效率的问题。
[0005]第一方面，本公开提供了一种阵列基板的制备方法，包括：在第一衬底上形成LED外延叠层结构；在所述LED外延叠层结构上形成阳极，在所述阳极上形成第一硬掩膜层；在所述第一硬掩膜层上形成第一图形；基于所述第一图形刻蚀所述阳极和所述LED外延叠层结构，在所述LED外延叠层结构之间形成第二图形；将第二衬底与所述第一硬掩膜层键合，去除所述第一衬底，并在所述LED外延叠层结构背离所述第二衬底的一侧依次覆盖阴极和第二硬掩膜层；在所述第二硬掩膜层上形成第三图形；基于所述第三图形刻蚀所述阴极以及所述LED外延叠层结构至连通所述第二图形，形成多个像素单元。
[0006]在一些实施例中，在所述LED外延叠层结构上形成阳极，在所述阳极上形成第一硬掩膜层，包括：通过物理气相沉积法在所述LED外延叠层结构上沉积所述阳极；通过化学气相沉积法在所述阳极上沉积所述第一硬掩膜层。
[0007]在一些实施例中，在所述第一硬掩膜层上形成第一图形，包括：在所述第一硬掩膜层覆盖光刻胶层；
通过曝光显影，保留预设区域的光刻胶层；刻蚀所述第一硬掩膜层，在所述第一硬掩膜层上形成第一图形；去除所述光刻胶层。
[0008]在一些实施例中，在所述第二硬掩膜层上形成第三图形，包括：在所述第二硬掩膜层覆盖光刻胶层；通过曝光显影，保留预设区域的光刻胶层；刻蚀所述第二硬掩膜层，在所述第二硬掩膜层上形成第三图形；去除所述光刻胶层。
[0009]在一些实施例中，形成所述第一硬掩膜层和所述第二硬掩膜层的材料包括氮化硅和氧化硅中的至少一种。
[0010]在一些实施例中，所述阳极的材料包括氮化钛和氮化钽中的至少一种；所述阴极的材料包括氧化铟锡。
[0011]第二方面，本公开还提供了一种阵列基板，包括：第二衬底以及所述第二衬底上阵列排布的像素单元，相邻所述像素单元之间间隔预设距离；第一硬掩膜层和第二硬掩膜层，所述像素单元的阳极通过所述第一硬掩膜层与所述第二衬底连接，所述像素单元的阴极与所述第二硬掩膜层连接。
[0012]在一些实施例中，所述像素单元包括电子传输层、发光层和空穴传输层。
[0013]在一些实施例中，所述阳极作为反射层。
[0014]第三方面，本公开还提供了一种显示面板，包括如第二方面所述的阵列基板。
[0015]本公开实施例提供的阵列基板的制备方法包括：在第一衬底上形成LED外延叠层结构；在LED外延叠层结构上形成阳极，在阳极上形成第一硬掩膜层；在第一硬掩膜层上形成第一图形；基于第一图形刻蚀阳极和LED外延叠层结构，在LED外延叠层结构之间形成第二图形；将第二衬底与第一硬掩膜层键合，去除第一衬底，并在LED外延叠层结构背离第二衬底的一侧依次覆盖阴极和第二硬掩膜层；在第二硬掩膜层上形成第三图形；基于第三图形刻蚀阴极以及LED外延叠层结构至连通第二图形，形成多个像素单元。由此，通过在阳极上覆盖第一硬掩膜层，在阴极上覆盖第二硬掩膜层，将第一硬掩膜层和第二硬掩膜层作为保护层进行图案化，在形成像素单元后，无需去除第一硬掩膜层和第二硬掩膜层，避免了相关技术中使用光刻胶层，后续将光刻胶层去除，若光刻胶不能去除干净，例如空穴传输层上残留有光刻胶，在空穴传输层上制备阳极时，将会影响制备的像素单元的电学接触，导致开启电压变大等电学问题。以及避免了相关技术中在光刻胶去除的过程中，使用显影液，显影液接触刚刻蚀形成的像素单元的侧壁，对像素单元的侧壁造成损伤的问题，从而影响像素单元的发光效率。由此，本公开实施例提供的技术方案，解决了由于采用光刻胶，造成像素单元的电学接触受到影响，导致开启电压变大等电学问题，以及对像素单元的侧壁造成损伤，影响像素单元的发光效率的问题。
附图说明
[0016]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
[0017]为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0018]图1为相关技术中提供的一种阵列基板的制备工艺图；图2为本公开实施例提供的一种阵列基板的制备方法的流程示意图；图3为本公开实施例提供的一种阵列基板的制备工艺图；图4为本公开实施例提供的一种制备工艺图；图5为本公开实施例提供的又一种制备工艺图；图6为本公开实施例提供的一种阵列基板的结构示意图。
具体实施方式
[0019]为了能够更清楚地理解本公开的上述目的、特征和优点，下面将对本公开的方案进行进一步描述。需要说明的是，在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合。
[0020]在下面的描述中阐述了很多具体细节以便于充分理解本公开，但本公开还可以采用其他不同于在此描述的方式来实施；显然，说明书中的实施例只是本公开的一部分实施例，而不是全部的实施例。
[0021]微米级发光二极管（Micro Light Emitting Diode，Micro
‑
LED）具有分辨率高、亮度高、寿命长和色域广等明显优势，在增强现实（Augmented Reality，AR）、虚拟现实（Virtual Reality，VR）和微型显示等领域中逐渐得到普及和应用。由Micro
‑
LED形成的像素单元，在制备过程中通常使用光刻胶，通过对光刻胶图案化，然后刻蚀出相应图形区域的像素单元。
[0022]示例性地，图1为相关技术中提供的一种阵列基板的制备工艺图。如图1所示，S101中在第一衬底10上形成LED外延叠本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板的制备方法，其特征在于，包括：在第一衬底上形成LED外延叠层结构；在所述LED外延叠层结构上形成阳极，在所述阳极上形成第一硬掩膜层；在所述第一硬掩膜层上形成第一图形；基于所述第一图形刻蚀所述阳极和所述LED外延叠层结构，在所述LED外延叠层结构之间形成第二图形；将第二衬底与所述第一硬掩膜层键合，去除所述第一衬底，并在所述LED外延叠层结构背离所述第二衬底的一侧依次覆盖阴极和第二硬掩膜层；在所述第二硬掩膜层上形成第三图形；基于所述第三图形刻蚀所述阴极以及所述LED外延叠层结构至连通所述第二图形，形成多个像素单元。2.根据权利要求1所述的阵列基板的制备方法，其特征在于，在所述LED外延叠层结构上形成阳极，在所述阳极上形成第一硬掩膜层，包括：通过物理气相沉积法在所述LED外延叠层结构上沉积所述阳极；通过化学气相沉积法在所述阳极上沉积所述第一硬掩膜层。3.根据权利要求1所述的阵列基板的制备方法，其特征在于，在所述第一硬掩膜层上形成第一图形，包括：在所述第一硬掩膜层覆盖光刻胶层；通过曝光显影，保留预设区域的光刻胶层；刻蚀所述第一硬掩膜层，在所述第一硬掩膜层上形成第一图形；去除所述光刻胶层。4.根据权利...

【专利技术属性】
技术研发人员：温海键，张羽，岳大川，蔡世星，李小磊，伍德民，
申请(专利权)人：深圳市奥视微科技有限公司，
类型：发明
国别省市：