缓冲器级联制造技术

本公开涉及缓冲器级联。一种信号调节电路，用于减少模拟电路元件的有害影响。本文描述的技术提供了缓冲器电路和信号处理电路的级联，以测量和消除由缓冲器电路引入的失真。因此，可以将缓冲器添加到输入信号的信号路径，而不会产生通常伴随着缓冲器添加的不利影响，例如增加的失真。例如增加的失真。例如增加的失真。

【技术实现步骤摘要】
缓冲器级联


[0001]本公开一般涉及模拟电路中的扰动或失真减轻技术，特别是诸如缓冲器的信号调节电路。

技术介绍

[0002]在设计处理模拟信号的电路时，模拟电路元件经常被插入到输入信号的路径中以提供一些信号调节。然而，附加的电路元件可能会引入有害影响，例如失真，这可能会产生负面影响。减少这些有害影响的一种方法是优化附加电路元件本身的设计。但为了获得高精度，这可能意味着在电路复杂性、面积、功率和其他功能方面进行不希望的权衡。
附图说明
[0003]附图中的各种附图仅示出了本公开的示例，不应被视为限制其范围。
[0004]图1示出了信号调节电路的示例部分的框图。
[0005]图2示出了信号调节电路的示例部分的电路图。
[0006]图3示出了信号调节电路的示例部分的框图。
[0007]图4示出了信号调节电路的示例部分的框图。
[0008]图5示出了信号调节电路的示例部分的框图。
[0009]图6示出了缓冲器电路的示例部分的电路图。
[0010]图7示出了缓冲器电路的示例部分的电路图。
具体实施方式
[0011]本公开提供了在不使用复杂、昂贵的电路的情况下减少模拟电路元件的有害影响的设计和技术。本文描述的技术提供了缓冲器电路和信号处理电路的级联，以测量和消除由缓冲器电路本身引入的失真。因此，可以将缓冲器添加到输入信号的信号路径，而不会产生通常伴随着缓冲器添加的不利影响，例如增加的失真。
[0012]本文件描述了一种减少输入信号失真的装置。该装置包括第一缓冲器，用于接收输入信号并生成第一缓冲器输出信号；第二缓冲器，用于接收所述第一缓冲器输出信号并生成第二缓冲器输出信号；以及信号处理电路，用于基于所述第一缓冲器输出信号和所述第二缓冲器输出信号生成校正的输入信号。
[0013]本文件还描述了减少输入信号中失真的方法。该方法包括缓冲输入信号以产生第一缓冲器输出信号；缓冲所述第一缓冲器输出信号以产生第二缓冲器输出信号；以及基于所述第一缓冲器输出信号和所述第二缓冲器输出信号生成校正的输入信号。
[0014]本文件进一步描述了一种用于减少失真的信号调节电路。该电路包括第一缓冲器，该第一缓冲器包括第一源极跟随器晶体管以接收输入信号并产生第一缓冲器输出信号；第二缓冲器，包括第二源极跟随器晶体管以接收第一缓冲器输出信号并生成第二缓冲器输出信号；以及信号处理电路，用于基于所述第一缓冲器输出信号和所述第二缓冲器输
出信号生成校正的输入信号。
[0015]通常，输入信号不能直接耦合到其他电路，例如模数转换器、放大器等。可以在信号路径中插入缓冲器，以在耦合到其它电路之前缓冲输入信号。图1示出了信号调节电路100的示例部分的框图。信号调节电路100可以包括第一缓冲器102、第二缓冲器104和处理电路106。第一缓冲器102和第二缓冲器104可以具有实质上类似的电路性能，如下所述。输入信号V
IN
可以被提供给第一缓冲器102的输入。输入信号是模拟信号，并且可以作为AC或DC信号提供。第一缓冲器102可以缓冲输入信号V
IN
并产生第一缓冲器输出信号V
B1
。
[0016]第一缓冲器102的输出可以耦合到第二缓冲器104和处理电路106。第二缓冲器104可以缓冲V
B1
并产生第二缓冲器输出信号V
B2
。第二缓冲器104的输出也可以耦合到处理电路106。
[0017]处理电路106可以接收V
B1
和V
B2
作为输入。处理电路106可以被提供为模拟电路、数字电路和/或其组合，如下面进一步详细描述的。如上所述，缓冲器102、104可以向输入信号添加一些扰动或失真。处理电路106可以测量由缓冲器102、104中的每一个引入的扰动或失真，然后可以消除所测量的失真以生成校正的输入信号V
IN_est
。因此，可以从V
B1
和V
B2
外推校正的输入信号V
IN_est
，并且V
IN_est
可以表示真实的输入信号V
IN
，而没有(或减少)由缓冲器电路添加的失真或扰动。
[0018]第一缓冲器102可以将第一误差分量注入到输入信号V
err1
中。同样，第二缓冲器104可以注入第二误差分量V
err2
。处理电路106可以实现从第一误差分量V
err1
减去第二误差分量V
err2
的功能。例如，处理电路106可以执行以下功能：
[0019]V
IN，est
＝2V
B1
‑
V
B2
[0020]该功能可以通过用V
B1
和V
B2
的输入和误差分量来表示：
[0021]V
IN，est
＝2V
B1
‑
V
B2
[0022]＝2(V
IN
+V
err1
)
‑
(V
B1
+V
err2
)
[0023]＝2(V
IN
+V
err1
)
‑
(V
IN
+V
err1
+V
err2
)
[0024]＝V
IN
+(V
err1
‑
V
err2
)
[0025]因此，校正的输入信号V
IN_est
可以表示输入信号V
IN
加上由缓冲器102、104引入的误差分量的差。如果第二缓冲器104的扰动基本上复制了第一缓冲器102的扰动(V
err1
≈V
err2
)，，则校正的输入信号V
IN_est
将提供输入信号V
IN
的精确近似。
[0026]可以使用模拟电路、数字电路和/或其组合来实现信号处理功能。图2示出了信号调节电路200的示例部分的电路图。信号调节电路200使用电荷相减技术在模拟域中实现信号处理功能。信号调节电路200被示为差分实现，其中输入信号由V
IN+
和V
IN
‑
表示。信号调节电路200可以包括第一缓冲器202.1、202.2；第二缓冲器204.1、204.2；第一组开关206；第一组电容器C 208.1、208.2；第二组电容器2C 210.1、210.2；第二组开关212；以及模数转换器(ADC)214。
[0027]第一缓冲器202.1、202.2和第二缓冲器204.1、204.2可以以与上文参考图1描述的缓冲器102、104相同的方式操作。第一缓冲器202.1、2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于减少输入信号中的失真的装置，所述装置包括：第一缓冲器，用于接收所述输入信号并生成第一缓冲器输出信号；第二缓冲器，用于接收所述第一缓冲器输出信号并生成第二缓冲器输出信号；和信号处理电路，用于基于所述第一缓冲器输出信号和所述第二缓冲器输出信号生成校正的输入信号。2.根据权利要求1所述的装置，其中所述第一缓冲器引入第一误差分量，并且所述第二缓冲器引入第二误差分量，和其中所述信号处理电路用于执行从所述第一误差分量减去所述第二误差分量的功能。3.根据权利要求2所述的装置，其中所述功能通过取所述第一缓冲器输出信号和所述第二缓冲器输出信号的两倍的差来实现。4.根据权利要求3所述的装置，其中所述信号处理电路包括多个开关和电容器，以使用电荷相减来实现所述功能。5.根据权利要求1所述的装置，进一步包括：第一模数转换器，用于数字化所述第一缓冲器输出信号；第二模数转换器，用于数字化所述第二缓冲器输出信号。6.根据权利要求5所述的装置，其中所述信号处理电路包括数字信号处理器，以生成所述校正的输入信号。7.根据权利要求6所述的装置，其中所述数字信号处理器被配置为基于校正的查找表来生成所述校正的输入信号。8.根据权利要求1所述的装置，其中所述第一缓冲器和所述第二缓冲器各自包括源极跟随器晶体管。9.根据权利要求8所述的装置，其中所述第一缓冲器和所述第二缓冲器包括至少一个二极管连接的晶体管器件，以匹配所述第一和第二缓冲器的栅极到漏极电压。10.一种减少输入信号中失真的方法，包括：缓冲所述输入信号以产生第一缓冲器输出信号；缓冲所述第一缓冲器输出信号以产生第二缓冲器输出信号；和基于所述第一缓冲器输出信号和所述第二缓冲器输出信号生成校正的输入信号。11.根据权利要求10所述的方法，其中...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：美国亚德诺半导体公司，
类型：发明
国别省市：