熔丝单元电路及模数转换器制造技术

本发明专利技术提供一种熔丝单元电路及模数转换器，所述熔丝单元电路包括熔丝、熔断模块、熔丝状态读取模块及输入输出逻辑模块；在本发明专利技术中，基于“熔丝+熔断模块+熔丝状态读取模块+输入输出逻辑模块”设计熔丝单元电路，在输入输出逻辑模块内部，将数据信号的读写通路与熔丝状态信号的输出通路相分离，电路结构简单，对应控制逻辑简单；基于数据信号的读写可进行预修调，通过预修调找到最好的修调方案之后，再进行真实修调熔断，有利于减小熔丝单元电路的应用复杂度，提高了修调的灵活性和可靠性，降低了修调成本；修调完成后，可进行熔丝状态信号的输出，便于熔丝实际状态与理想状态的对比验证，进一步提高了修调的可靠性。进一步提高了修调的可靠性。进一步提高了修调的可靠性。

【技术实现步骤摘要】
熔丝单元电路及模数转换器


[0001]本专利技术涉及集成电路
，特别是涉及一种熔丝单元电路及模数转换器。

技术介绍

[0002]熔丝修调是12位以上高精度模数转换器常用的提高电路性能的技术手段。熔丝修调具有可大批量片上集成和片上修调的便利性，同时采用熔丝修调技术还可以突破工艺限制在较低工艺节点上做出更高精度更高性能的电路。熔丝单元电路是熔丝修调电路的关键单元，现有的熔丝修调技术是用一定数量的熔丝单元实现对电路内部几个关键节点的精确修调，从而提高电路性能，增加电路的鲁棒性，但可靠性是对该项技术应用的一大限制。现有的熔丝单元电路存在控制逻辑较复杂，熔断状态无法验证，可靠性较低，使用不够灵活的缺点，严重限制了熔丝修调技术在模数转换器电路中的应用。
[0003]因此，目前亟需一种可靠性高、操作灵活的熔丝单元电路技术方案。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种熔丝单元电路技术方案，以解决解决现有模数转换器设计中熔丝修调电路控制逻辑较复杂、可靠性较低、应用不灵活、状态无法验证的问题，并在不增加成本的情况下提高整体电路的性能。
[0005]为实现上述目的及其他相关目的，本专利技术提供的技术方案如下。
[0006]一种熔丝单元电路，包括：
[0007]熔丝；
[0008]熔断模块，与所述熔丝连接，接收熔断数据信号及熔断使能信号，在所述熔断数据信号和所述熔断使能信号的控制下对所述熔丝进行熔断操作；
[0009]熔丝状态读取模块，与所述熔丝连接，读取所述熔丝的状态信号；
[0010]输入输出逻辑模块，包括熔丝状态输入单元、数据输入单元、锁存单元、第一输出单元及第二输出单元，所述熔丝状态输入单元的输入端与所述熔丝状态读取模块连接，所述熔丝状态输入单元的输出端与所述锁存单元的输入端连接，所述数据输入单元的输入端与数据输入输出端连接，所述数据输入单元的输出端与所述锁存单元的输入端连接，所述锁存单元的输出端与所述第一输出单元的输入端、所述第二输出单元的输入端及所述熔断模块分别连接，所述第一输出单元的输出端与所述数据输入输出端连接，所述第二输出单元的输出端与熔丝状态输出端连接；
[0011]其中，通过所述数据输入输出端、所述数据输入单元、所述锁存单元、所述第一输出单元及所述数据输入输出端的信号通路进行数据信号的写入、锁存及读出，所述锁存单元还将所述数据信号转换为所述熔断数据信号，通过所述熔丝状态输入单元、所述锁存单元、所述第二输出单元及所述熔丝状态输出端的信号通路进行所述熔丝的状态信号的输出。
[0012]可选地，所述熔断模块包括第一NMOS管及与或非门，所述熔丝的第一端接电源电
压，所述熔丝的第二端接所述第一NMOS管的漏极，所述第一NMOS管的源极接地，所述第一NMOS管的栅极接所述或非门的输出端，所述或非门的第一输入端接所述熔断数据信号，所述或非门的第二输入端接所述熔断使能信号。
[0013]可选地，所述熔丝状态读取模块包括第一PMOS管、第二PMOS管、第二NMOS管及第三NMOS管，所述第一PMOS管的源极接所述熔丝的第二端，所述第一PMOS管的栅极接第一偏置电压，所述第一PMOS管的漏极接所述第二PMOS管的源极，所述第二PMOS管的栅极接第二偏置电压，所述第二PMOS管的漏极接所述第二NMOS管的漏极，所述第二NMOS管的栅极接第三偏置电压，所述第二NMOS管的源极接所述第三NMOS管的漏极，所述第三NMOS管的栅极接第四偏置电压，所述第三NMOS管的源极接地，所述第二PMOS管的漏极输出所述熔丝的状态信号。
[0014]可选地，所述第一偏置电压、所述第二偏置电压、所述第三偏置电压及所述第四偏置电压均为可调电压。
[0015]可选地，所述熔丝状态输入单元包括第一反相器及第一开关，所述数据输入单元包括第二开关，所述锁存单元包括第二反相器、第三反相器及第三开关，所述第一反相器的输入端接所述第二PMOS管的漏极，所述第一反相器的输出端接所述第一开关的输入端，所述第一开关的控制端接第一控制信号，所述第一开关的输出端接所述第二反相器的输入端，所述第二开关的输入端接所述数据输入输出端，所述第二开关的控制端接第二控制信号，所述第二开关的输出端接所述第二反相器的输入端，所述第二反相器的输出端接所述第三反相器的输入端，所述第三反相器的输出端接所述第三开关的输入端，所述第三开关的控制端接第三控制信号，所述第三开关的输出端接所述第二反相器的输入端。
[0016]可选地，所述第一输出单元包括第四反相器及第四开关，所述第二输出单元包括第五反相器，所述第四反相器的输入端接所述第二反相器的输出端，所述第四反相器的输出端接所述第四开关的输入端，所述第四开关的控制端接第四控制信号，所述第四开关的输出端接所述数据输入输出端，所述第五反相器的输入端接所述第二反相器的输出端，所述第五反相器的输出端接所述熔丝状态输出端，所述第二反相器的输出端还接所述或非门的第一输入端。
[0017]可选地，通过所述第一控制信号、所述第二控制信号、所述第三控制信号及所述第四控制信号的配合控制，所述输入输出逻辑模块被配置为：
[0018]第一阶段，切断所述熔丝状态输入单元及所述第一输出单元，导通所述数据输入单元及所述锁存单元，通过所述数据输入输出端及所述数据输入单元向所述锁存单元写入所述数据信号，并通过所述锁存单元对所述数据信号进行锁存，以对所述熔丝进行预配置及锁存；
[0019]第二阶段，切断所述熔丝状态输入单元及所述数据输入单元，导通所述锁存单元及所述第一输出单元，通过所述第一输出单元及所述数据输入输出端读出锁存的所述数据信号，以读取所述熔丝的预配置状态。
[0020]可选地，通过所述第一控制信号、所述第二控制信号、所述第三控制信号、所述第四控制信号、所述数据信号及所述熔断使能信的配合控制，所述输入输出逻辑模块及所述熔断模块被配置为：
[0021]第三阶段，切断所述熔丝状态输入单元、所述锁存单元及所述第一输出单元，导通
所述数据输入单元，通过所述数据输入输出端及所述数据输入单元向所述锁存单元写入所述数据信号，通过所述锁存单元将所述数据信号转换为所述熔断数据信号，结合所述熔断数据信号和所述熔断使能信号的控制，对所述熔丝进行熔断操作。
[0022]可选地，通过所述第一控制信号、所述第二控制信号、所述第三控制信号及所述第四控制信号的配合控制，所述输入输出逻辑模块被配置为：
[0023]第四阶段，导通所述熔丝状态输入单元，切断所述数据输入单元、所述锁存单元及所述第一输出单元，接收所述熔丝的状态信号，通过所述熔丝状态输入单元、所述锁存单元及所述第二输出单元对所述熔丝的状态信号进行转换，并通过所述熔丝状态输出端输出转换后的所述熔丝的状态信号。
[0024]可选地，通过所述第一控制信号、所述第二控制信号、所述第三控制信号及所述第四控制信号的配合控制，所述输入输出逻辑模块被配置为：
[0025本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种熔丝单元电路，其特征在于，包括：熔丝；熔断模块，与所述熔丝连接，接收熔断数据信号及熔断使能信号，在所述熔断数据信号和所述熔断使能信号的控制下对所述熔丝进行熔断操作；熔丝状态读取模块，与所述熔丝连接，读取所述熔丝的状态信号；输入输出逻辑模块，包括熔丝状态输入单元、数据输入单元、锁存单元、第一输出单元及第二输出单元，所述熔丝状态输入单元的输入端与所述熔丝状态读取模块连接，所述熔丝状态输入单元的输出端与所述锁存单元的输入端连接，所述数据输入单元的输入端与数据输入输出端连接，所述数据输入单元的输出端与所述锁存单元的输入端连接，所述锁存单元的输出端与所述第一输出单元的输入端、所述第二输出单元的输入端及所述熔断模块分别连接，所述第一输出单元的输出端与所述数据输入输出端连接，所述第二输出单元的输出端与熔丝状态输出端连接；其中，通过所述数据输入输出端、所述数据输入单元、所述锁存单元、所述第一输出单元及所述数据输入输出端的信号通路进行数据信号的写入、锁存及读出，所述锁存单元还将所述数据信号转换为所述熔断数据信号，通过所述熔丝状态输入单元、所述锁存单元、所述第二输出单元及所述熔丝状态输出端的信号通路进行所述熔丝的状态信号的输出。2.根据权利要求1所述的熔丝单元电路，其特征在于，所述熔断模块包括第一NMOS管及与或非门，所述熔丝的第一端接电源电压，所述熔丝的第二端接所述第一NMOS管的漏极，所述第一NMOS管的源极接地，所述第一NMOS管的栅极接所述或非门的输出端，所述或非门的第一输入端接所述熔断数据信号，所述或非门的第二输入端接所述熔断使能信号。3.根据权利要求2所述的熔丝单元电路，其特征在于，所述熔丝状态读取模块包括第一PMOS管、第二PMOS管、第二NMOS管及第三NMOS管，所述第一PMOS管的源极接所述熔丝的第二端，所述第一PMOS管的栅极接第一偏置电压，所述第一PMOS管的漏极接所述第二PMOS管的源极，所述第二PMOS管的栅极接第二偏置电压，所述第二PMOS管的漏极接所述第二NMOS管的漏极，所述第二NMOS管的栅极接第三偏置电压，所述第二NMOS管的源极接所述第三NMOS管的漏极，所述第三NMOS管的栅极接第四偏置电压，所述第三NMOS管的源极接地，所述第二PMOS管的漏极输出所述熔丝的状态信号。4.根据权力要求3所述的熔丝单元电路，其特征在于，所述第一偏置电压、所述第二偏置电压、所述第三偏置电压及所述第四偏置电压均为可调电压。5.根据权利要求3所述的熔丝单元电路，其特征在于，所述熔丝状态输入单元包括第一反相器及第一开关，所述数据输入单元包括第二开关，所述锁存单元包括第二反相器、第三反相器及第三开关，所述第一反相器的输入端接所述第二PMOS管的漏极，所述第一反相器的输出端接所述第一开关的输入端，所述第一开关的控制端接第一控制信号，所述第一开关的输出端接所述第二反相器的输入端，所述第二开关的输入端接所述数据输入输出端，所述第二开关的控制端接第二控制信号，所述第二开关的输出端接所述第二反相器的输入端，所述第二反相器的输出端接所述第三反相器的输入端，所述第三反相器的输出端接所述第三开关的输入端，所述第三开关的控制端接第三控制信号，所述第三开关的输出端接所述第二反相器的输入端。6.根据权利要求5所述的熔丝单元电路，其特征在于，所述第一输出单元包括第四反相
器及第四开关，所述第二输出单元包括第五反相器，所述第四反相器的输入端接所述第二反相器的输出端，所述第四反相器的输出端接所述第四开关的输入端，所述第四开关的控制端接第四...

【专利技术属性】
技术研发人员：胡永菲，雷郎成，詹勇，金森磊，万俊珺，廉鹏飞，
申请(专利权)人：重庆吉芯科技有限公司，
类型：发明
国别省市：