一种低功耗的熔丝读取结构制造技术

本发明专利技术涉及一种芯片电修调辅助电路，具体说是低功耗的熔丝读取结构。它包括熔丝，该熔丝的一端接电源VDD，另一端接PAD。其特点是，与PAD相连的熔丝一端通过开关接地。与PAD相连的熔丝一端与传输门一的一端相连，传输门一的另一端与反相器二的一端相连，反相器二的另一端输出FUSE_O。开关和传输门一接收REN信号，当REN信号为高电平时，传输门一和开关导通，当REN信号为低电平时，传输门一和开关关闭。反相器二与传输门一及输出FUSE_O间有环路结构，REN信号由高电平变低电平后，反相器二与环路结构形成锁环，从而锁存REN信号变低电平之前的FUSE_O的结果。该读取结构的功耗较低。解决了传统读取结构因持续功耗而导致的功耗较高的问题。的问题。的问题。

【技术实现步骤摘要】
一种低功耗的熔丝读取结构


[0001]本专利技术涉及一种芯片电修调辅助电路，具体说是没有持续功耗的低功耗的熔丝读取结构。

技术介绍

[0002]圆片制造存在一些工艺参数偏差，会使得芯片之间的关键参数会存在一些差异，这些差异会影响产品的良率(比如低压降稳压器LDO芯片输出电压超出设计规范,过压保护OVP芯片过压点超出规范)，所以就需要设计一些参数修调结构来消除制造工艺的影响。圆片厂提供了一种POLY FUSE(熔丝)结构作为参数修调，该POLY FUSE可以通过大电流将其熔断，当熔断时，其阻值将会达到10K以上，未熔断时，其阻值为几十欧姆。
[0003]如图1所示，LDO/OVP电路中传统的POLY FUSE读取结构基本上使用电流源产生一定的电流流过该POLY FUSE，通过判断POLY FUSE熔断前后在其两端产生的电压值来识别。这种POLY FUSE读取结构的工作原理是：VDD上电后，电流源和POLY FUSE形成一个固定的电流通路，电流源产生的固定电流也就流过POLY FUSE，当POLY FUSE未熔断时，该电阻值为几十欧姆，当POLY FUSE被大电流熔断时，其阻值为10K欧姆以上，那么PAD端会根据POLY FUSE的熔断与否而产生不同的电压，通过合理设置电流源的电流，可以让PAD端电压值在POLY FUSE未熔断时保持在2/3VDD～VDD之间，在POLY FUSE熔断时保持在0～1/3VDD之间。通过反相器1和反相器2后，FUSE_O就变为0和1的数字电平，也就可以作为参数调整信号。然而，传统的POLY FUSE读取结构需要设计一个电流源，而且为了将数据保持住，则需要该电流源一直工作，会带来额外的持续功耗。

技术实现思路

[0004]本专利技术要解决的技术问题是提供一种低功耗的熔丝读取结构，该读取结构的功耗较低。解决了传统读取结构因持续功耗而导致的功耗较高的问题。
[0005]为解决上述问题，提供以下技术方案：
[0006]本专利技术的低功耗的熔丝读取结构包括熔丝，该熔丝的一端接电源VDD，另一端接PAD。其特点是，与PAD相连的熔丝一端通过开关接地，该开关在导通后具有阻值，以便与熔丝进行分压。与PAD相连的熔丝一端与传输门一的一端相连，传输门一的另一端与反相器二的一端相连，反相器二的另一端输出FUSE_O。所述开关和传输门一接收REN信号，当REN信号为高电平时，传输门一和开关导通，当REN信号为低电平时，传输门一和开关关闭。反相器二与传输门一及输出FUSE_O间有环路结构，REN信号由高电平变低电平后，反相器二与环路结构形成锁环，从而锁存REN信号变低电平之前的FUSE_O的结果。
[0007]所述环路结构包括传输门二和反相器三，与传输门一相应的反相器二一端与传输门二的一端相连，传输门二的另一端与反相器三的一端相连，反相器三的另一端与输出FUSE_O相连。所述传输门二接收REN_N信号，当REN_N为高电平时，传输门二导通，当REN_N为低电平时，传输门二关闭。
[0008]所述REN_N信号的电平与REN信号的电平相反。
[0009]所述REN信号与反相器一的一端相连，反相器一的另一端即输出REN_N信号。
[0010]所述开关为NMOS倒比管。
[0011]采用NMOS倒比管作为开关的优点是NMOS倒比管电阻调节方便，从而与熔丝形成需要的分压值。
[0012]采取以上方案，具有以下优点：
[0013]由于本专利技术的低功耗的熔丝读取结构的熔丝一端通过开关接地，与PAD相连的熔丝一端与传输门一的一端相连，传输门一的另一端与反相器二的一端相连，反相器二的另一端输出FUSE_O，开关和传输门一接收REN信号，反相器二与传输门一及输出FUSE_O间有环路结构。使用时，VDD上电，传输门一和开关接收到REN信号，当REN信号为高电平时，传输门一和开关同时打开，POLY FUSE和开关将产生一个电流通路，PAD节点就会产生一个电压值，该电压值与POLY FUSE和开关的电阻成比例关系，当POLY FUSE未熔断时，该电阻值为几十欧姆，当POLY FUSE被大电流熔断时，其阻值为10K欧姆以上，那么PAD端会根据POLY FUSE的熔断与否而产生的不同电压，通过合理设置开关的电阻，可以让PAD电压在POLY FUSE未熔断时保持在2/3VDD～VDD之间，在POLY FUSE熔断时保持在0～1/3VDD之间。那么通过传输门一和反相器二后传输到FUSE_O的数字信号就能可靠区分出POLY FUSE是否熔断，熔断时，FUSE_O输出1，PAD电压在0～1/3VDD之间，未熔断时，FUSE_O输出0，PAD电压在2/3VDD～VDD之间。当REN由高电平变低电平时，此时传输门1和开关都被关闭，反相器二与环路结构形成锁环，从而锁存REN信号变低电平之前的FUSE_O的结果，从而实现了记录熔丝是否熔断的信息。这种读取结构在REN信号为高电平时，由于POLY FUSE和开关组成一个电流通路，将会消耗一些电流，当REN信号为低时，将不再消耗电流，同时会将REN信号为高时读取的数据锁存。因此，只需上电产生一个REN信号，就可以可靠读取POLY FUSE的熔断信息并自动将其锁存，同时也不会产生额外的持续功耗。
附图说明
[0014]图1为
技术介绍
中传统的POLY FUSE读取结构的结构示意图；
[0015]图2为本专利技术的低功耗的熔丝读取结构的结构示意图。
具体实施方式
[0016]以下结合附图2对本专利技术作进一步详细说明。
[0017]本专利技术的低功耗的熔丝读取结构包括熔丝，该熔丝的一端接电源VDD，另一端接PAD分别与NMOS倒比管的漏极和传输门一的输入端相连，NMOS倒比管的源极接地，传输门一的输出端分别与传输门二的输入端和反相器二的输入端相连。传输门二的输出端与反相器三的输入端相连，反相器三的输出端和反相器二的输送端相连，反相器二的输送端输出FUSE_O。
[0018]所述传输门一控制端和NMOS倒比管的栅极输入REN信号。当REN信号为高电平时，传输门一和NMOS倒比管导通，当REN信号为低电平时，传输门一和开关关闭。所述传输门二的控制端接收REN_N信号，当REN_N为高电平时，传输门二导通，当REN_N为低电平时，传输门二关闭。
[0019]REN信号为由芯片的UVLO产生读取脉冲。REN_N信号的电平与REN信号的电平相反，REN信号与反相器一的一端相连，反相器一的另一端即输出REN_N信号。
[0020]当REN信号为高电平时，传输门一和NMOS倒比管导通，VDD、熔丝、NMOS倒比管和接地端形成电流通路，PAD节点就会产生一个电压值，该电压值与熔丝和NMOS倒比管的电阻成比例关系，当熔丝未熔断时，该电阻值为几十欧姆，当熔丝被大电流熔断时，其阻值为10K欧姆以上，那么PAD端会根据熔丝的熔断与否而产生的不同电压，通过合理设置NMOS倒比管的等效电阻值，可以让PAD电压在熔丝未熔断时保持在2/3VD本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低功耗的熔丝读取结构，包括熔丝，该熔丝的一端接电源VDD，另一端接PAD，其特征在于，与PAD相连的熔丝一端通过开关接地，该开关在导通后具有阻值，以便与熔丝进行分压；与PAD相连的熔丝一端与传输门一的一端相连，传输门一的另一端与反相器二的一端相连，反相器二的另一端输出FUSE_O；所述开关和传输门一接收REN信号，当REN信号为高电平时，传输门一和开关导通，当REN信号为低电平时，传输门一和开关关闭；反相器二与传输门一及输出FUSE_O间有环路结构，REN信号由高电平变低电平后，反相器二与环路结构形成锁环，从而锁存REN信号变低电平之前的FUSE_O的结果。2.如权利要求1所述的低功耗的熔丝读取结构，其特...

【专利技术属性】
技术研发人员：孙思兵，胡明，曹智杰，马华屹，
申请(专利权)人：无锡力芯微电子股份有限公司，
类型：发明
国别省市：