高压元件及其制造方法技术

本发明专利技术提供了一种高压元件及其制造方法。高压元件包括：半导体层、阱区、漂移氧化区、本体区、栅极、源极与漏极、以及场板。阱区具有第一导电型，形成于半导体层中。漂移氧化区形成于半导体层上。本体区具有第二导电型，形成于半导体层中，本体区与漂移区在通道方向上连接。栅极形成于半导体层上。源极与漏极，具有第一导电型，源极与漏极形成于半导体层中，且源极与漏极分别位于本体区中与阱区中。场板形成并连接于漂移氧化区上。其中，场板为温度系数不高于4ohm/℃的导体。不高于4ohm/℃的导体。不高于4ohm/℃的导体。

【技术实现步骤摘要】
高压元件及其制造方法


[0001]本专利技术涉及一种高压元件及其制造方法，特别涉及一种具有低温度系数场板的高压元件及其制造方法。

技术介绍

[0002]图1A及图1B分别显示一种已知功率元件100的俯视示意图与剖视示意图。图1B显示图1A的AA
’
剖线的剖视示意图。所谓的功率元件，是指于正常操作时，施加于漏极的电压高于5V。一般而言，功率元件的漏极与栅极间，具有漂移区12a(如图1B中虚线框范围所示意)，将漏极19与本体区16分隔，且漂移区12a的横向长度根据正常操作时所承受的操作电压而调整。如图1A与图1B所示，功率元件100包含：阱区12、绝缘结构13、本体区16、栅极17、源极18与漏极19。其中，阱区12的导电型为N型，形成于基板11上，绝缘结构13为区域氧化(local oxidation of silicon，LOCOS)结构，以定义操作区13a，作为功率元件100操作时主要的作用区。操作区13a的范围由图1A中，粗黑虚线框所示意。为提高功率元件100的崩溃电压，可延长漂移区12a在通道方向上的长度，但会使导通电阻提高，使得操作速度降低；此外，漂移区12a与漏极19的N型杂质浓度差异较大，且分别耦接的电压的电压差超过5V至数百伏的高压，限制了功率元件100的崩溃电压，而限制了功率元件100的应用范围，降低元件的性能。
[0003]有鉴于此，本专利技术提出一种能够提高不导通操作时的崩溃电压使功率元件100的耐压(withstand voltage)提高，并降低导通电阻，并整合低温度系数的场板的功率元件及其制造方法。

技术实现思路

[0004]于一观点中，本专利技术提供了一种高压元件包含：一半导体层，形成于一基板上；一阱区，具有一第一导电型，形成于该半导体层中；一漂移氧化区，形成于该半导体层上，其中，该漂移氧化区位于一漂移区上；一本体区，具有一第二导电型，形成于该半导体层中，该本体区与该漂移区在一通道方向上连接；一栅极，形成于该半导体层上，部分该本体区位于该栅极正下方并连接于该栅极，以提供该高压元件在一导通操作中的一反转电流通道；一源极与一漏极，具有该第一导电型，该源极与该漏极形成于该半导体层中，且该源极与该漏极分别位于该栅极的外部下方的该本体区中与远离该本体区侧的该阱区中，且于该通道方向上，该漂移区位于该漏极与该本体区之间的该阱区中，用以作为该高压元件在该导通操作中的一漂移电流通道；以及一场板，形成并连接于该漂移氧化区上；其中，该场板为温度系数不高于4ohm/℃的导体。
[0005]于另一观点中，本专利技术提供了一种高压元件制造方法包含：形成一半导体层于一基板上；形成一阱区于该半导体层中，该阱区具有一第一导电型；形成一漂移氧化区于该半导体层上，其中，该浅沟槽隔绝区位于一漂移区上；形成一本体区于该半导体层中，该本体区与该漂移区在一通道方向上连接，该本体区具有一第二导电型；形成一栅极于该半导体
层上，部分该本体区位于该栅极正下方并连接于该栅极，以提供该高压元件在一导通操作中的一反转电流通道；形成一源极与一漏极于该半导体层中，且该源极与该漏极分别位于该栅极的外部下方的该本体区中与远离该本体区侧的该阱区中，且于该通道方向上，该漂移区位于该漏极与该本体区之间的该阱区中，用以作为该高压元件在该导通操作中的一漂移电流通道；以及一场板，形成并连接于该漂移氧化区上；其中，该场板为温度系数不高于4ohm/℃的导体。
[0006]于一实施例中，该漂移氧化区包括一浅沟槽隔绝(shallow trench isolation，STI)区、一区域氧化(local oxidation of silicon，LOCOS)区或一化学气相沉积(chemical vapor deposition，CVD)氧化区。
[0007]于一实施例中，该场板于该通道方向具有一长度，且于一宽度方向具有一宽度，且该宽度与该长度比为2:100。
[0008]于一实施例中，该场板用以作为一电阻元件。
[0009]于一实施例中，该场板用以作为一电容元件中的一极板。
[0010]于一实施例中，该场板电连接于该源极或该栅极，或电性浮接。
[0011]本专利技术的优点为本专利技术可降低高压元件的导通电阻并增加高压元件的崩溃防护电压。
[0012]本专利技术的另一优点为可整合高压元件的场板工艺步骤，与高压元件外部的电阻或电容元件的极板的工艺步骤，同时以单一工艺步骤形成高压元件的场板与外部的电阻或电容元件的极板，而不需要额外的工艺步骤。
[0013]以下通过具体实施例详加说明，会更容易了解本专利技术的目的、
技术实现思路
、特点及其所实现的效果。
附图说明
[0014]图1A与图1B分别显示一种已知高压元件100的剖视示意图与俯视示意图。
[0015]图2A与图2B根据本专利技术的一实施例显示高压元件的剖视示意图与俯视示意图。
[0016]图3A与图3B根据本专利技术的另一实施例显示高压元件的剖视示意图与俯视示意图。
[0017]图4A与图4B根据本专利技术的又一实施例显示高压控制元件的剖视示意图与俯视示意图。
[0018]图5A
‑
图5H是根据本专利技术的一实施例显示一高压元件制造方法的示意图。
[0019]图中符号说明
[0020]100，200，300，400：高压元件
[0021]11，21，31，41：基板
[0022]12，22，32，42：阱区
[0023]12a，22a，32a，42a：漂移区
[0024]13：绝缘结构
[0025]13a：操作区
[0026]16，26，36，46：本体区
[0027]17，27，37，47：栅极
[0028]18，28，38，48：源极
[0029]19，29，39，49：漏极
[0030]21
’
，31
’
，41
’
：半导体层
[0031]21a，31a，41a：上表面
[0032]21b，31b，41b：下表面
[0033]23，33，43：漂移氧化区
[0034]25，35，45：场板
[0035]261，281：屏蔽
[0036]271：导电层
[0037]272：间隔层
[0038]273：介电层
[0039]282：轻掺杂区
[0040]L：长度
[0041]W：宽度
具体实施方式
[0042]有关本专利技术的前述及其他
技术实现思路
、特点与效果，在以下配合参考附图的较佳实施例的详细说明中，将可清楚地呈现。本专利技术中的附图均属示意，主要意在表示工艺步骤以及各层之间的上下次序关系，至于形状、厚度与宽度则并未依照比例绘制。
[0043]请参考图2A与图2B，其根据本专利技术的一实施例显示高压元件200的剖视示意图与俯视示意图。如图2A与图2B所示，高压元件200包含：半导体层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高压元件，其特征在于，包含：一半导体层，形成于一基板上；一阱区，具有一第一导电型，形成于该半导体层中；一漂移氧化区，形成于该半导体层上，其中，该漂移氧化区位于一漂移区上；一本体区，具有一第二导电型，形成于该半导体层中，该本体区与该漂移区在一通道方向上连接；一栅极，形成于该半导体层上，部分该本体区位于该栅极正下方并连接于该栅极，以提供该高压元件在一导通操作中的一反转电流通道；一源极与一漏极，具有该第一导电型，该源极与该漏极形成于该半导体层中，且该源极与该漏极分别位于该栅极的外部下方的该本体区中与远离该本体区侧的该阱区中，且于该通道方向上，该漂移区位于该漏极与该本体区之间的该阱区中，用以作为该高压元件在该导通操作中的一漂移电流通道；以及一场板，形成并连接于该漂移氧化区上；其中，该场板为温度系数不高于4ohm/℃的导体。2.如权利要求1所述的高压元件，其中，该漂移氧化区包括一浅沟槽隔绝区、一区域氧化区或一化学气相沉积氧化区。3.如权利要求1所述的高压元件，其中，该场板于该通道方向具有一长度，且于一宽度方向具有一宽度，且该宽度与该长度比为2:100或100:2。4.如权利要求1所述的高压元件，其中，该场板用以作为一电阻元件。5.如权利要求1所述的高压元件，其中，该场板用以作为一电容元件中的一极板。6.如权利要求1所述的高压元件，其中，该场板电连接于该源极或该栅极，或电性浮接。7.一种高压元件制造方法，其特征在于，包含...

【专利技术属性】
技术研发人员：罗国轩，黄建豪，叶昱廷，陈巨峰，翁武得，
申请(专利权)人：立锜科技股份有限公司，
类型：发明
国别省市：