掩膜结构及其形成方法、半导体结构的形成方法技术

本公开是关于半导体技术领域，涉及一种掩膜结构及其形成方法、半导体结构的形成方法，掩膜结构形成于一衬底上，其形成方法包括：在衬底上依次形成第一掩膜层和第二掩膜层，第二掩膜层包括中心区域和环绕中心区域外周的边缘区域，以及位于边缘区域远离中心区域的一侧且与边缘区域邻接分布的第二区域；在第二掩膜层内形成第一掩膜孔和第二掩膜孔，第一掩膜孔位于中心区域内，第二掩膜孔位于边缘区域内，且第二掩膜孔与第二区域邻接分布；在第二掩膜孔内填充阻挡部；以第二掩膜层和阻挡部为掩膜对第一掩膜层进行蚀刻，以形成目标掩膜孔，阻挡部的蚀刻速率小于第一掩膜层的蚀刻速率。本公开的形成方法可减少结构缺陷，提高产品良率。率。率。

【技术实现步骤摘要】
掩膜结构及其形成方法、半导体结构的形成方法


[0001]本公开涉及半导体
，具体而言，涉及一种掩膜结构及其形成方法、半导体结构的形成方法。

技术介绍

[0002]动态随机存储器(Dynamic Random Access Memory，DRAM)因具有体积小、集成化程度高及传输速度快等优点，被广泛应用于手机、平板电脑等移动设备中。掩膜结构是DRAM制程过程中的重要结构之一。然而，在蚀刻形成掩膜图案的过程中，易出现结构缺陷，产品良率较低。
[0003]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

[0004]有鉴于此，本公开提供一种掩膜结构及其形成方法、半导体结构的形成方法，可减少结构缺陷，提高产品良率。
[0005]根据本公开的一个方面，提供一种掩膜结构的形成方法，所述掩膜结构形成于一衬底上，包括：
[0006]在所述衬底上形成第一掩膜层；
[0007]在所述第一掩膜层的表面形成第二掩膜层，所述第二掩膜层包括第一区域和第二区域，所述第一区域包括中心区域和环绕所述中心区域外周的边缘区域，所述第二区域位于所述边缘区域远离所述中心区域的一侧，且与所述边缘区域邻接分布；
[0008]对所述第二掩膜层进行蚀刻，以在所述第二掩膜层内形成第一掩膜孔和第二掩膜孔，所述第一掩膜孔位于所述中心区域内，所述第二掩膜孔位于所述边缘区域内，且所述第二掩膜孔与所述第二区域邻接分布；
[0009]在所述第二掩膜孔内填充阻挡部；
[0010]以所述第二掩膜层和所述阻挡部为掩膜对所述第一掩膜层进行蚀刻，以形成目标掩膜孔，所述阻挡部的蚀刻速率小于所述第一掩膜层的蚀刻速率。
[0011]在本公开的一种示例性实施例中，在平行于所述衬底的方向上，所述第二掩膜孔的孔径小于所述第一掩膜孔的孔径，在所述第二掩膜孔内填充阻挡部，包括：
[0012]在具有所述第一掩膜孔和所述第二掩膜孔的所述第二掩膜层的表面形成阻挡材料，所述阻挡材料填充所述第一掩膜孔和所述第二掩膜孔，且在垂直于所述衬底的方向上，位于所述第二掩膜孔内的所述阻挡材料的高度大于位于所述第一掩膜孔内的所述阻挡材料的高度；
[0013]蚀刻所述阻挡材料，直至去除位于所述第一掩膜孔内的所述阻挡材料，并将所述第二掩膜孔内剩余的所述阻挡材料作为阻挡部。
[0014]在本公开的一种示例性实施例中，所述阻挡部的材料为氧化钛或氧化锆，所述第
一掩膜层的材料为非晶硅、氮化硅或氧化硅中至少一种，所述第二掩膜层的材料为氧化硅、光刻胶、旋涂有机碳或旋涂硅玻璃中至少一种。
[0015]在本公开的一种示例性实施例中，所述形成方法还包括：
[0016]在形成所述目标掩膜孔之后，去除所述第二掩膜层和所述阻挡部。
[0017]在本公开的一种示例性实施例中，在垂直于所述衬底的方向，所述阻挡部的高度为5nm～10nm。
[0018]在本公开的一种示例性实施例中，所述以所述第二掩膜层和所述阻挡部为掩膜对所述第一掩膜层进行蚀刻，以形成目标掩膜孔，所述阻挡部的蚀刻速率小于所述第一掩膜层的蚀刻速率，包括：
[0019]采用干法蚀刻工艺对所述第一掩膜层进行蚀刻，所述干法蚀刻的蚀刻气体包括四氟化碳、氯气与氯化硼的混合气体或氧气与氮气的混合气体。
[0020]在本公开的一种示例性实施例中，所述第一掩膜孔和所述第二掩膜孔的数量均为多个，多个所述第一掩膜孔在所述中心区域内间隔分布，各所述第二掩膜孔沿所述边缘区域间隔分布，且环绕所述中心区域一周。
[0021]根据本公开的一个方面，提供一种掩膜结构，所述掩膜结构由上述任意一项所述的掩膜结构的形成方法形成。
[0022]根据本公开的一个方面，提供一种半导体结构的形成方法，包括：
[0023]提供衬底，所述衬底包括基底以及形成于所述基底表面的堆叠膜层；
[0024]在所述堆叠膜层的表面形成上述任意一项所述的掩膜结构；
[0025]以所述掩膜结构为掩膜对所述堆叠膜层进行蚀刻，以在所述堆叠膜层内形成电容孔。
[0026]在本公开的一种示例性实施例中，所述形成方法还包括：
[0027]在所述电容孔内形成下电极层。
[0028]本公开的掩膜结构及其形成方法、半导体结构的形成方法，可在与第二区域邻接分布的第二掩膜孔内填充阻挡部，由于阻挡部的蚀刻速率小于第一掩膜层的蚀刻速率，在蚀刻形成目标掩膜孔的过程中，由于第二掩膜孔被阻挡部遮挡，因而不会将第二掩膜孔转移至第一掩膜层内，可避免将蚀刻形成第一掩膜孔和第二掩膜孔的过程中出现的第二掩膜孔的孔径小于第一掩膜孔的孔径的缺陷转移至第一掩膜层内，可保证第一掩膜层内最终形成的目标掩膜孔的孔径在预计尺寸范围内，有助于降低后续以具有目标掩膜孔的第一掩膜层为掩膜而形成的电容孔的尺寸缺陷，进而降低由于电容孔的尺寸缺陷而在形成电容结构的过程中出现结构缺陷的概率。
[0029]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
[0030]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0031]图1为相关技术中半导体结构的示意图。
[0032]图2为本公开实施例中衬底的示意图。
[0033]图3为本公开实施例中掩膜结构的形成方法的流程图。
[0034]图4为本公开实施例中第一掩膜层和第二掩膜层的部分区域的示意图。
[0035]图5为本公开实施例中第一掩膜孔和第二掩膜孔的示意图。
[0036]图6为本公开实施例中第一掩膜孔和第二掩膜孔的俯视图。
[0037]图7为本公开实施例中沿图4中aa
’
方向剖开的剖面图。
[0038]图8为本公开实施例中完成步骤S140后沿图4中aa
’
方向剖开的剖面图。
[0039]图9为本公开实施例中完成步骤S210后沿图4中aa
’
方向剖开的剖面图。
[0040]图10为本公开实施例中目标掩膜孔的示意图。
[0041]图11为本公开实施例中下电极层的示意图。
[0042]附图标记说明：
[0043]100、衬底；200、支撑层；300、电容孔；400、下电极层；A、阵列区；B、外围区；1、衬底；11、基底；111、存储节点接触塞；12、堆叠膜层；121、第一支撑层；122、第一牺牲层；123、第二支撑层；124、第二牺牲层；125、第三支撑层；120、电容孔；2、第一掩膜层；201、目标掩膜孔；3、第二掩膜层；301、第一掩膜孔；302、第二掩膜孔；31本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种掩膜结构的形成方法，所述掩膜结构形成于一衬底上，其特征在于，包括：在所述衬底上形成第一掩膜层；在所述第一掩膜层的表面形成第二掩膜层，所述第二掩膜层包括第一区域和第二区域，所述第一区域包括中心区域和环绕所述中心区域外周的边缘区域，所述第二区域位于所述边缘区域远离所述中心区域的一侧，且与所述边缘区域邻接分布；对所述第二掩膜层进行蚀刻，以在所述第二掩膜层内形成第一掩膜孔和第二掩膜孔，所述第一掩膜孔位于所述中心区域内，所述第二掩膜孔位于所述边缘区域内，且所述第二掩膜孔与所述第二区域邻接分布；在所述第二掩膜孔内填充阻挡部；以所述第二掩膜层和所述阻挡部为掩膜对所述第一掩膜层进行蚀刻，以形成目标掩膜孔，所述阻挡部的蚀刻速率小于所述第一掩膜层的蚀刻速率。2.根据权利要求1所述的形成方法，其特征在于，在平行于所述衬底的方向上，所述第二掩膜孔的孔径小于所述第一掩膜孔的孔径，在所述第二掩膜孔内填充阻挡部，包括：在具有所述第一掩膜孔和所述第二掩膜孔的所述第二掩膜层的表面形成阻挡材料，所述阻挡材料填充所述第一掩膜孔和所述第二掩膜孔，且在垂直于所述衬底的方向上，位于所述第二掩膜孔内的所述阻挡材料的高度大于位于所述第一掩膜孔内的所述阻挡材料的高度；蚀刻所述阻挡材料，直至去除位于所述第一掩膜孔内的所述阻挡材料，并将所述第二掩膜孔内剩余的所述阻挡材料作为阻挡部。3.根据权利要求1所述的形成方法，其特征在于，所述阻挡部的材料为氧化钛或氧化锆，所述第一掩膜层的材料为非晶硅、氮化硅或氧化硅中至少一种，所述第二掩膜层的材...

【专利技术属性】
技术研发人员：苏义旭，于业笑，方嘉，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：