半导体结构及半导体功率器件制造技术

本申请公开了一种半导体结构及半导体功率器件，属于功率半导体技术领域。半导体结构包括金属层和多晶硅层，金属层包括沿第一方向依次间隔布置的第一金属层、第二金属层和第三金属层；多晶硅层位于金属层下方，多晶硅层包括多晶硅电阻层、第一多晶硅二极管层和第一隔离层。根据本申请的半导体结构，第一多晶硅二极管层用于形成泄流通道，在第二金属层电压异常时，通过击穿第一多晶硅二极管层实现电压释放，从而保护半导体结构；泄流通道靠近第二金属层保护效果更好，且第一多晶硅二极管层和多晶硅电阻层均为多晶硅，在制程工艺上可以兼容。容。容。

【技术实现步骤摘要】
半导体结构及半导体功率器件


[0001]本申请属于功率半导体
，尤其涉及一种半导体结构及半导体器件。

技术介绍

[0002]在器件封装、运输、装配及使用过程中常常出现静电(ESD)现象，这将在器件的栅极产生一个高电场，使得栅介质层在高电场下发生绝缘击穿，从而使器件失效。但现有的保护方案效果不佳。

技术实现思路

[0003]本申请旨在至少解决现有技术中存在的技术问题之一。为此，本申请提出一种半导体结构及半导体器件，半导体结构可以实现静电保护，且保护结构与驱动电阻在制程上可以兼容。
[0004]第一方面，本申请提供了一种半导体结构，包括：
[0005]金属层，包括沿第一方向依次间隔布置的第一金属层、第二金属层和第三金属层，第一金属层用于形成第一电极，第二金属层用于形成第二电极，第三金属层用于形成第三电极，第三电极用于耦合于第四电极，第二电极用于在第一电极上的电压作用下切换第三电极与第四电极之间的导通或截止状态；
[0006]多晶硅层，位于金属层下方，多晶硅层包括多晶硅电阻层、第一多晶硅二极管层和第一隔离层，多晶硅电阻层分别与第一金属层和第二金属层欧姆接触，且位于第一金属层和第二金属层之间的第一间隔的第一区域，第一多晶硅二极管层的负极区域与第二金属层欧姆接触，第一多晶硅二极管层的负极区域与第三金属层欧姆接触，第一多晶硅二极管层位于第二金属层和第三金属层之间的第二间隔的第二区域，第一隔离层布置于多晶硅电阻层和第一多晶硅二极管层之间，且至少覆盖第一间隔除第一区域之外的区域和第二间隔除第二区域之外的区域。
[0007]根据本申请的半导体结构，第一多晶硅二极管层用于形成泄流通道，在第二金属层电压异常时，通过击穿第一多晶硅二极管层实现电压释放，从而保护半导体结构；泄流通道靠近第二金属层保护效果更好，且第一多晶硅二极管层和多晶硅电阻层均为多晶硅，在制程工艺上可以兼容。
[0008]根据本申请的一个实施例，第一多晶硅二极管层具有NPN结构，第二金属层与第一多晶硅二极管层中的第一N型区域欧姆接触，第三金属层与第一多晶硅二极管层中的第二N型区域欧姆接触。
[0009]根据本申请的一个实施例，第一多晶硅二极管层中的P型区域的宽度大于第一N型区域的宽度。
[0010]根据本申请的一个实施例，还包括：
[0011]无机钝化层，位于金属层上，且至少覆盖第二金属层、第一间隔和第二间隔；
[0012]有机钝化层，位于无机钝化层上，且覆盖无机钝化层。
[0013]第二方面，本申请还提供了一种半导体结构，包括：
[0014]金属层，包括沿第一方向依次间隔布置的第一金属层、第二金属层和第三金属层，第一金属层用于形成第一电极，第二金属层用于形成第二电极，第三金属层用于形成第三电极，第三电极用于耦合于第四电极，第二电极用于在第一电极上的电压作用下切换第三电极与第四电极之间的导通或截止状态；
[0015]多晶硅层，位于金属层下方，多晶硅层包括多晶硅电阻层、第一多晶硅二极管层、第二多晶硅二极管层和第一隔离层，多晶硅电阻层分别与第一金属层和第二金属层欧姆接触，且位于第一金属层和第二金属层之间的第一间隔的第一区域，第一多晶硅二极管层的负极区域与第二金属层欧姆接触，第一多晶硅二极管层的负极区域与第三金属层欧姆接触，第一多晶硅二极管层位于第一金属层和第二金属层之间的第二间隔的第二区域，第二多晶硅二极管层的负极区域与第一金属层欧姆接触，第二多晶硅二极管层的正极区域与第二金属层欧姆接触，第二多晶硅二极管层位于第一金属层和第二金属层之间的第一间隔的第三区域，第一多晶硅二极管层和第二多晶硅二极管层在第二金属层下方形成第三间隔，第一隔离层布置于多晶硅电阻层、第一多晶硅二极管层和第二多晶硅二极管层之间，且至少覆盖第三间隔、第一间隔除第一区域和第三区域之外的区域和第二间隔除第二区域之外的区域。
[0016]根据本申请的半导体结构，第一多晶硅二极管层和第二多晶硅二极管层用于形成泄流通道，在第二金属层电压异常时，通过击穿第一多晶硅二极管层实现电压释放，或者在第一金属层电压异常时，通过击穿第二多晶硅二极管层实现电压释放，从而保护半导体结构；泄流通道靠近第二金属层保护效果更好，且第一多晶硅二极管层、第二多晶硅二极管层和多晶硅电阻层均为多晶硅结构，在制程工艺上可以兼容。
[0017]根据本申请的一个实施例，第一多晶硅二极管层具有NPN结构，第二金属层与第一多晶硅二极管层中的第一N型区域欧姆接触，第三金属层与第一多晶硅二极管层中的第二N型区域欧姆接触。
[0018]根据本申请的一个实施例，第一多晶硅二极管层中的P型区域的宽度大于第一N型区域的宽度。
[0019]根据本申请的一个实施例，第二多晶硅二极管层具有PN结构，第一金属层与第二多晶硅二极管层中的N型区域欧姆接触，第二金属层与第二多晶硅二极管层中的P型区域欧姆接触。
[0020]第三方面，本申请提供了一种半导体功率器件，包括根据前述的半导体结构。
[0021]根据本申请的半导体功率器件，通过设置泄流保护结构可以实现静电保护，且泄流保护结构可以与驱动电阻在制程上兼容。
[0022]根据本申请的一个实施例，多晶硅层下方依次层叠有氧化层、衬底、缓冲层、集电极层和第四金属层，第四金属层用于形成第四电极。
[0023]本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
[0024]本申请的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得
明显和容易理解，其中：
[0025]图1是本申请实施例提供的半导体结构的结构示意图之一；
[0026]图2是图1中A部分的截面图；
[0027]图3是本申请实施例提供的半导体结构的等效电路图之一；
[0028]图4是本申请实施例提供的半导体结构的结构示意图之二；
[0029]图5是图4中B部分的截面图；
[0030]图6是本申请实施例提供的半导体结构的等效电路图之二；
[0031]图7是本申请实施例提供的半导体功率器件的结构示意图。
[0032]附图标记：
[0033]金属层100，第一金属层110，第二金属层120，第三金属层130，第三电极131，第四金属层140，第四电极141，第一间隔151，第二间隔152，第三间隔153，第一区域161，第二区域162，第三区域163；
[0034]多晶硅层200，多晶硅电阻层210，第一多晶硅二极管层220，第一隔离层230，第二多晶硅二极管层240；
[0035]第二隔离层300，无机钝化层400，有机钝化层500，氧化层600，衬底700，缓冲层800，集电极层900；
[0036]驱动电阻R，第一二极管D1，第二二极管D2，第三二极管D3，栅极G，发射极E，集电极C。
具体实施方式
[0037]下面详细描述本申本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：金属层，包括沿第一方向依次间隔布置的第一金属层、第二金属层和第三金属层，所述第一金属层用于形成第一电极，所述第二金属层用于形成第二电极，所述第三金属层用于形成第三电极，所述第三电极用于耦合于第四电极，所述第二电极用于在所述第一电极上的电压作用下切换所述第三电极与所述第四电极之间的导通或截止状态；多晶硅层，位于所述金属层下方，所述多晶硅层包括多晶硅电阻层、第一多晶硅二极管层和第一隔离层，所述多晶硅电阻层分别与所述第一金属层和所述第二金属层欧姆接触，且位于所述第一金属层和所述第二金属层之间的第一间隔的第一区域，所述第一多晶硅二极管层的负极区域与所述第二金属层欧姆接触，所述第一多晶硅二极管层的正极区域与所述第三金属层欧姆接触，所述第一多晶硅二极管层位于所述第二金属层和所述第三金属层之间的第二间隔的第二区域，所述第一隔离层布置于所述多晶硅电阻层和所述第一多晶硅二极管层之间，且至少覆盖所述第一间隔除所述第一区域之外的区域和所述第二间隔除第二区域之外的区域。2.根据权利要求1所述的半导体结构，其特征在于，所述第一多晶硅二极管层具有NPN结构，所述第二金属层与所述第一多晶硅二极管层中的第一N型区域欧姆接触，所述第三金属层与所述第一多晶硅二极管层中的第二N型区域欧姆接触。3.根据权利要求2所述的半导体结构，其特征在于，所述第一多晶硅二极管层中的P型区域的宽度大于所述第一N型区域的宽度。4.根据权利要求1
‑
3中任一项所述的半导体结构，其特征在于，还包括：无机钝化层，位于所述金属层上，且至少覆盖所述第二金属层、所述第一间隔和所述第二间隔；有机钝化层，位于所述无机钝化层上，且覆盖所述无机钝化层。5.一种半导体结构，其特征在于，包括：金属层，包括沿第一方向依次间隔布置的第一金属层、第二金属层和第三金属层，所述第一金属层用于形成第一电极，所述第二金属层用于形成第二电极，所述第三金属层用于形成第三电极，所述第三电极用于耦合于第四电极，所述第二电极用于在所述第一电极上的电压作用下切换所述第三电极与所述第四电极之间的导通...

【专利技术属性】
技术研发人员：刘利书，
申请(专利权)人：美垦半导体技术有限公司，
类型：新型
国别省市：