一种半导体器件及其制备方法技术

本申请实施例公开了一种半导体器件及其制备方法，其中，所述半导体器件包括：第一导电类型的半导体衬底；多个栅极结构，位于所述第一导电类型的半导体衬底内；第二导电类型的浮空区，位于相邻两个栅极结构之间；其中，所述第一导电类型与所述第二导电类型相反；在所述第二导电类型的浮空区内，靠近所述栅极结构的部分的掺杂浓度小于远离所述栅极结构的部分的掺杂浓度。掺杂浓度。掺杂浓度。

【技术实现步骤摘要】
一种半导体器件及其制备方法


[0001]本申请涉及功率半导体器件
，尤其涉及一种半导体器件及其制备方法。

技术介绍

[0002]在功率器件中，绝缘栅双极型晶体管(IGBT)以其高输入阻抗、低导通压降、高频率特性等优点，得到了越来越广泛的应用，现已成为现代电力电子电路中的核心元器件之一，广泛应用于交通、能源、工业、家用电器等领域。但是，目前的IGBT器件难以兼顾电磁干扰(EMI)和开启损耗之间的关系。

技术实现思路

[0003]有鉴于此，本申请实施例提供一种半导体器件及其制备方法。
[0004]根据本申请实施例的第一方面，提供了一种半导体器件，包括：
[0005]第一导电类型的半导体衬底；
[0006]多个栅极结构，位于所述第一导电类型的半导体衬底内；
[0007]第二导电类型的浮空区，位于相邻两个栅极结构之间；其中，所述第一导电类型与所述第二导电类型相反；
[0008]在所述第二导电类型的浮空区内，靠近所述栅极结构的部分的掺杂浓度小于远离所述栅极结构的部分的掺杂浓度。
[0009]在一些实施例中，还包括：
[0010]绝缘介质层，位于所述栅极结构和所述第二导电类型的浮空区上；
[0011]所述栅极结构和所述第二导电类型的浮空区通过绝缘介质层与所述半导体器件的发射极绝缘隔离。
[0012]在一些实施例中，沿浮空区的中间位置朝向栅极结构的方向，所述第二导电类型的浮空区包括第一浮空区和第二浮空区；其中，所述第一浮空区和所述第二浮空区的掺杂浓度呈梯度递减。
[0013]在一些实施例中，所述第一浮空区的掺杂浓度范围为1*10
17
cm
‑3～1*10
19
cm
‑3，所述第二浮空区的掺杂浓度范围为1*10
12
cm
‑3～1*10
14
cm
‑3。
[0014]在一些实施例中，沿浮空区的中间位置朝向栅极结构的方向，所述第二导电类型的浮空区包括第一浮空区、第二浮空区和第三浮空区；其中，所述第一浮空区、所述第二浮空区和所述第三浮空区的掺杂浓度呈梯度递减。
[0015]在一些实施例中，所述第一浮空区的掺杂浓度范围为1*10
17
cm
‑3～1*10
19
cm
‑3，所述第二浮空区的掺杂浓度范围为1*10
14
cm
‑3～1*10
17
cm
‑3，所述第三浮空区的掺杂浓度范围为1*10
12
cm
‑3～1*10
14
cm
‑3。
[0016]在一些实施例中，还包括：位于所述第一导电类型的半导体衬底下的依次层叠的集电极金属层、第二导电类型的集电层和第一导电类型的缓冲层；其中，
[0017]所述集电极金属层与所述第二导电类型的集电层欧姆接触。
[0018]在一些实施例中，还包括：
[0019]第二导电类型的基区，位于所述栅极结构的远离所述第二导电类型的浮空区的一侧；
[0020]第一导电类型的发射区，位于所述第二导电类型的基区内的上部，且与所述栅极结构的侧壁接触；
[0021]发射极金属层，位于所述第二导电类型的基区和所述第一导电类型的发射区上；其中，所述第二导电类型的基区和所述第一导电类型的发射区与所述发射极金属层欧姆接触。
[0022]根据本申请实施例的第二方面，提供一种半导体器件的制备方法，包括：
[0023]提供第一导电类型的半导体衬底；
[0024]在所述第一导电类型的半导体衬底内形成多个栅极结构；
[0025]在相邻两个栅极结构之间形成第二导电类型的浮空区；其中，所述第一导电类型与所述第二导电类型相反；
[0026]在所述第二导电类型的浮空区内，靠近所述栅极结构的部分的掺杂浓度小于远离所述栅极结构的部分的掺杂浓度。
[0027]在一些实施例中，还包括：
[0028]在形成第二导电类型的浮空区后，在所述栅极结构和所述第二导电类型的浮空区上形成绝缘介质层；
[0029]所述栅极结构和所述第二导电类型的浮空区通过绝缘介质层与所述半导体器件的发射极绝缘隔离。
[0030]本申请实施例中，通过将浮空区的掺杂浓度设置成靠近栅极结构的部分的掺杂浓度小于远离栅极结构的部分的掺杂浓度，即浮空区的掺杂浓度从中间向两边递减，如此，能够将聚集的空穴导出，使得空穴远离浮空区和栅极结构之间的电容，以此减少充电过程，进而减小位移电流，增强栅极结构对EMI和开启损耗的控制。
附图说明
[0031]图1为常规的IGBT器件的结构示意图；
[0032]图2为相关技术提供的半导体器件的结构示意图；
[0033]图3为本申请实施例提供的半导体器件的结构示意图；
[0034]图4为本申请另一实施例提供的半导体器件的结构示意图；
[0035]图5为本申请实施例提供的半导体器件的浮空区的能级示意图；
[0036]图6为本申请实施例提供的半导体器件的制备方法的流程示意图；
[0037]图7a至图7e为本申请实施例提供的半导体器件在制备过程中的结构示意图。
[0038]附图标记说明：
[0039]10
‑
第一导电类型的半导体衬底；11
‑
第二导电类型的集电层；12
‑
第一导电类型的缓冲层；
[0040]20
‑
栅极结构；21
‑
栅氧层；22
‑
多晶栅；
[0041]30
‑
第二导电类型的浮空区；31
‑
第一浮空区；32
‑
第二浮空区；33
‑
第三浮空区；
[0042]40
‑
绝缘介质层；50
‑
第二导电类型的基区；60
‑
第一导电类型的发射区；70
‑
发射极
金属层；80
‑
集电极金属层。
具体实施方式
[0043]下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
[0044]在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
[0045]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：第一导电类型的半导体衬底；多个栅极结构，位于所述第一导电类型的半导体衬底内；第二导电类型的浮空区，位于相邻两个栅极结构之间；其中，所述第一导电类型与所述第二导电类型相反；在所述第二导电类型的浮空区内，靠近所述栅极结构的部分的掺杂浓度小于远离所述栅极结构的部分的掺杂浓度。2.根据权利要求1所述的半导体器件，其特征在于，还包括：绝缘介质层，位于所述栅极结构和所述第二导电类型的浮空区上；所述栅极结构和所述第二导电类型的浮空区通过绝缘介质层与所述半导体器件的发射极绝缘隔离。3.根据权利要求1所述的半导体器件，其特征在于，沿浮空区的中间位置朝向栅极结构的方向，所述第二导电类型的浮空区包括第一浮空区和第二浮空区；其中，所述第一浮空区和所述第二浮空区的掺杂浓度呈梯度递减。4.根据权利要求3所述的半导体器件，其特征在于，所述第一浮空区的掺杂浓度范围为1*10
17
cm
‑3～1*10
19
cm
‑3，所述第二浮空区的掺杂浓度范围为1*10
12
cm
‑3～1*10
14
cm
‑3。5.根据权利要求1所述的半导体器件，其特征在于，沿浮空区的中间位置朝向栅极结构的方向，所述第二导电类型的浮空区包括第一浮空区、第二浮空区和第三浮空区；其中，所述第一浮空区、所述第二浮空区和所述第三浮空区的掺杂浓度呈梯度递减。6.根据权利要求5所述的半导体器件，其特征在于，所述第一浮空区的掺杂浓度范围为1*10
17
cm
‑3～1*10
19
cm
...

【专利技术属性】
技术研发人员：刘利书，
申请(专利权)人：美垦半导体技术有限公司，
类型：发明
国别省市：