一种低成本存储芯片多层堆叠封装结构制造技术

本发明专利技术公开了一种低成本存储芯片多层堆叠封装结构，涉及芯片堆叠封装技术领域；为了便于封装；包括芯片、TSV转接板和封装组件，其特征是，所述封装组件包括第一塑封材料和基板，所述芯片和TSV转接板之间安装有RDL互连线，所述芯片和TSV转接板通过第一塑封材料相连接，所述芯片和TSV转接板安装于基板上表面，所述芯片和TSV转接板外表面塑封有第二塑封材料。该结构不需要在有源芯片上制备TSV，极大的降低了制造难度和风险，成本相较于有源芯片制备TSV，在无源硅转接板或者玻璃转接板上制备TSV，具有很大的成本优势；硅转接板或者玻璃转接板可单独加工制备，再合封到一起，极大的提高了整体封装加工效率。高了整体封装加工效率。高了整体封装加工效率。

【技术实现步骤摘要】
一种低成本存储芯片多层堆叠封装结构


[0001]本专利技术涉及芯片堆叠封装
，尤其涉及一种低成本存储芯片多层堆叠封装结构。

技术介绍

[0002]随着AI技术、HPC等发展，高算力时代已经来临，3D封装技术由于其自身的优势逐渐成为高端芯片的主流封装形式。采取3D封装技术，可以缩短线路传输距离，提升响应速度，降低寄生性电容和电感。而且，更多更密集的I/O数，电路密度提升将提高功率密度。3D封装由于采用更细小、更密集的电路，信号传输不需要过多的电信号，从而功耗也会相应降低。
[0003]对于高端储芯片堆叠封装技术来讲，如HBM芯片，逐渐采用3DTSV技术进行多层芯片互连。HBM基于DRAM技术，使用TSV技术将多个DRAM芯片堆叠在一起。由于TSV互连方式，HBM大幅提高了容量和数据传输速率。3D封装堆叠关键工艺就是在DRAM存储芯片内部进行TSV制备，包括打孔、PVD、CVD、电镀填充、CMP等，利用电镀方式完成ubump制备，应用TCB设备进行多层芯片堆叠。
[0004]对于高端的存储芯片，业界采用TSV+ubump的方式进行多层芯片3D堆叠，然而该封装形式存在一定的劣势。
[0005]1)首先，TSV加工工艺难度非常高。需要在有源芯片上进行TSV制备，经过打孔、电镀等工艺步骤完成整体工艺流程，需要TSV技术非常成熟，若哪个工艺步骤存在缺陷，则该芯片存在报废的风险；
[0006]2)加工成本非常昂贵。需要在存储芯片上进行TSV制造，成本非常昂贵；
[0007]3)效率较低。需要完成有源芯片的TSV加工及微凸点制备等工序，逐层堆叠。

技术实现思路

[0008]本专利技术的目的是为了解决现有技术中存在的缺点，而提出的一种低成本存储芯片多层堆叠封装结构。
[0009]为了实现上述目的，本专利技术采用了如下技术方案：
[0010]一种低成本存储芯片多层堆叠封装结构，包括芯片、TSV转接板和封装组件，其特征是，所述封装组件包括第一塑封材料和基板，所述芯片和TSV转接板之间安装有RDL互连线，所述芯片和TSV转接板通过第一塑封材料相连接，所述芯片和TSV转接板安装于基板上表面，所述芯片和TSV转接板外表面塑封有第二塑封材料。
[0011]优选的：所述芯片和TSV转接板底部粘接有玻璃载板，应用Die attach工艺，将芯片和TSV转接板贴在玻璃载板上表面，所述芯片正面朝上粘接于玻璃载板上表面。
[0012]优选的：所述第一塑封材料包覆在芯片和TSV转接板外表面。
[0013]作为本专利技术优选的：所述第一塑封材料上表面进行研磨减薄，露出芯片的pad和TSV转接板的Cu孔。
[0014]作为本专利技术一种优选的：所述芯片和TSV转接板之间通过RDL互连线连接，RDL互连线采用光刻方式完成。
[0015]作为本专利技术一种优选的：所述芯片和TSV转接板为单元进行晶圆切割，所述芯片和TSV转接板为整体单元，且与玻璃载板进行分离。
[0016]进一步的：所述TSV转接板通过背部凸点与基板进行连接，所述芯片和TSV转接板通过TSV转接板背部凸点进行堆叠。
[0017]作为本专利技术进一步的方案：所述芯片和TSV转接板最上方一组采用正面朝下的方式进行堆叠互连，芯片和TSV转接板堆叠组合通过第二塑封材料进行塑封，所述TSV转接板为对称布置。
[0018]作为本专利技术再进一步的方案：所述RDL互连线采用刻蚀方式完成。
[0019]作为本专利技术再进一步的方案：所述RDL互连线采用电镀方式完成。
[0020]本专利技术的有益效果为：
[0021]1.该结构不需要在有源芯片上制备TSV，极大的降低了制造难度和风险。
[0022]2.成本相较于有源芯片制备TSV，在无源硅转接板或者玻璃转接板上制备TSV，具有很大的成本优势。
[0023]3.硅转接板或者玻璃转接板可单独加工制备，再合封到一起，极大的提高了整体封装加工效率。
[0024]4.通过采用光刻可以精确地控制形成图形的形状、大小，此外它可以同时在整个芯片表面产生外形轮廓。
[0025]5.通过采用电镀的方式，可以增强RDL互连线的抗腐蚀性、增加硬度、防止磨耗、提高导电性、润滑性、耐热性。
附图说明
[0026]图1是本专利技术提出的一种低成本存储芯片多层堆叠封装结构第一形态的结构示意图；
[0027]图2是本专利技术提出的一种低成本存储芯片多层堆叠封装结构第二形态结构示意图；
[0028]图3是本专利技术提出的一种低成本存储芯片多层堆叠封装结构第三形态的结构示意图；
[0029]图4是本专利技术提出的一种低成本存储芯片多层堆叠封装结构第四形态的结构示意图；
[0030]图5是本专利技术提出的一种低成本存储芯片多层堆叠封装结构第五形态的结构示意图；
[0031]图6是本专利技术提出的一种低成本存储芯片多层堆叠封装结构第六形态的结构示意图；
[0032]图7是本专利技术提出的一种低成本存储芯片多层堆叠封装结构第七形态的结构示意图；
[0033]图8是本专利技术提出的一种低成本存储芯片多层堆叠封装结构第八形态的结构示意图；
[0034]图9是本专利技术提出的一种低成本存储芯片多层堆叠封装结构第九形态的结构示意图；
[0035]图10是本专利技术提出的一种低成本存储芯片多层堆叠封装结构第十形态的结构示意图。
[0036]图中：1
‑
芯片、2
‑
TSV转接板、3
‑
玻璃载板、4
‑
第一塑封材料、5
‑
RDL互连线、6
‑
基板、7
‑
第二塑封材料。
具体实施方式
[0037]下面结合具体实施方式对本专利的技术方案作进一步详细地说明。
[0038]下面详细描述本专利的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利，而不能理解为对本专利的限制。
[0039]在本专利的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利和简化描述，而不是限定所指的装置、结构或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利的限制。
[0040]在本专利的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“设置”应做广义理解，例如，可以是固定相连、设置，也可以是可拆卸连接、设置，或一体地连接、设置。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利中的具体含义。
[0041]实施例1：
[0042]一种低成本存储芯片多层堆叠本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低成本存储芯片多层堆叠封装结构，包括芯片(1)、TSV转接板(2)和封装组件，其特征是，所述封装组件包括第一塑封材料(4)和基板(6)，所述芯片(1)和TSV转接板(2)之间安装有RDL互连线(5)，所述芯片(1)和TSV转接板(2)通过第一塑封材料(4)相连接，所述芯片(1)和TSV转接板(2)安装于基板(6)上表面，所述芯片(1)和TSV转接板(2)外表面塑封有第二塑封材料(7)。2.根据权利要求1所述的一种低成本存储芯片多层堆叠封装结构，其特征是，所述芯片(1)和TSV转接板(2)底部粘接有玻璃载板(3)，应用Die attach工艺，将芯片(1)和TSV转接板(2)贴在玻璃载板(3)上表面，所述芯片(1)正面朝上粘接于玻璃载板(3)上表面。3.根据权利要求2所述的一种低成本存储芯片多层堆叠封装结构，其特征是，所述第一塑封材料(4)包覆在芯片(1)和TSV转接板(2)外表面。4.根据权利要求3所述的一种低成本存储芯片多层堆叠封装结构，其特征是，所述第一塑封材料(4)上表面进行研磨减薄，露出芯片的pad和TSV转接板的Cu孔。5.根据权利要求4所述的一种低成本存储芯片多层堆叠封...

【专利技术属性】
技术研发人员：何洪文，詹凯，张力，
申请(专利权)人：沛顿科技深圳有限公司，
类型：发明
国别省市：