一种超薄扇出型三维存储芯片堆叠结构制造技术

本发明专利技术公开了一种超薄扇出型三维存储芯片堆叠结构，涉及集成电路先进封装技术领域；为了解决芯片的封装体实用打线互连的方式，限制了厚度、且采用TSV+ubump时，进行TSV的制造难度较大，成本昂贵问题；具体包括包括晶圆载体、多层RDL、铜柱orTMV、模封材料一，利用RDL制程取代基板，可有效降低封装体的厚度，实现电子产品超薄化，给电子产品内其他部件留出空间，以提升电子产品的综合性能，应用扇出TSV技术，取代互连引线，消除了封装体顶部的引线弧度劣势。本发明专利技术能够实现封装体整体厚度的减少，同时在模封材料一顶部进行单层RDL与带有模封材料二的芯片二堆叠，形成完成的封装体，上面除了可以堆叠单层芯片二，还可以堆叠多层芯片二，增加性能。增加性能。增加性能。

【技术实现步骤摘要】
一种超薄扇出型三维存储芯片堆叠结构


[0001]本专利技术涉及集成电路先进封装
，尤其涉及一种超薄扇出型三维存储芯片堆叠结构。

技术介绍

[0002]在进入21世纪之后，无论是生产业还是第三产业都有着长足的发展，同时电子产品也在快速迭代，不论是大型电子设备还是移动电子设备都在快速迭代，电子设备中的集成电路存储芯片为重中之重，承担着整个设备的运行，通常存储芯片在进行堆叠封装时采用的是打线方式连接，通过WB形式,实用Au线或Ag线等进行多层芯片的堆叠，如LPDDR及Flash芯片的多层堆叠等等，同时在高端芯片领域，其存储堆叠常用的是3D堆叠法，及TSV+ubump方式，但是随着时代的快速发展，电子产品的功能以及应用领域愈发的多元化，如手机、电脑等移动设备在设计制造时往往倾向于轻薄方向发展，也是其必然趋势。
[0003]经检索，中国专利公开(公告)号：CN110518003B的专利，公开了芯片封装结构和芯片封装方法，所述芯片封装结构包括第一芯片、第三芯片以及至少两个第二芯片，其中，所述第一芯片、第二芯片以及第三芯片为存储芯片；所述第三芯片通过连接线与各所述第二芯片电连接；各所述第二芯片并排设置于所述第一芯片上，所述第三芯片设置于所述第二芯片上。
[0004]上述专利中的芯片封装结构和芯片封装方法存在以下不足：本结构采用的是打线连接的方式，对第一芯片、第二芯片、第三芯片、第四芯片与第五芯片连接时均使用连接线连接，但是打线连接时互连引线较长，且信号传输具有一定的延迟，互联引线也具有一定的弧度与高度，这就使得封装体难以向极轻薄的发展，且采用TSV+ubump时，进行TSV的制造难度较大，成本昂贵。

技术实现思路

[0005]本专利技术的目的是为了解决现有技术中存在的缺点，而提出的一种超薄扇出型三维存储芯片堆叠结构。
[0006]为了实现上述目的，本专利技术采用了如下技术方案：
[0007]一种超薄扇出型三维存储芯片堆叠结构，包括晶圆载体、多层RDL，所述多层RDL通过光刻、曝光、显影等方式固定安装于晶圆载体顶部外壁，所述多层RDL顶部外壁通过DAF胶材料粘接有芯片一。
[0008]优选地：在进行打线工艺时，通过打Au线或Ag线等方式，将不同层的芯片一信号与多层RDL之间进行引线键合工艺。
[0009]作为本专利技术进一步的方案：所述多层RDL顶部外壁固定安装有铜柱orTMV，所述多层RDL与芯片一外部固定安装有模封材料一。
[0010]作为本专利技术进一步的方案：所述模封材料一顶部堆叠有模封材料二与单层RDL。
[0011]作为本专利技术进一步的方案：所述单层RDL顶部固定安装有芯片二。
[0012]优选的：所述模封材料一顶部进行单层RDL与带有模封材料二的芯片二堆叠，形成完成的封装体，同样上面除了可以堆叠单层芯片二，还可以堆叠多层芯片二。
[0013]作为本专利技术进一步的方案：所述多层RDL采用曝光方式进行制备。
[0014]作为本专利技术进一步的方案：所述多层RDL采用显影方式进行制备。
[0015]本专利技术的有益效果为：
[0016]1.本专利技术，应用扇出型封装技术，进行封装时，芯片一正面朝上，利用RDL制程取代基板，可有效降低封装体的厚度，实现电子产品超薄化，给电子产品内其他部件留出空间，以提升电子产品的综合性能。
[0017]2.本专利技术，应用扇出TSV技术，打孔、Cu填充等，然后表面进行研磨抛光，将TSV铜柱orTMV露出，用于连接上面的芯片一，抛弃了传统的引线工艺，取代互连引线，消除了封装体顶部的引线弧度劣势，进一步降低封装体厚度。
[0018]3.本专利技术，扇出TSV技术的应用，极大的降低了TSV在芯片上制造的成本和技术难度，提高生产产能，同时生产成本降低，增加产品的竞争力。
[0019]4.本专利技术，形成完成的封装体后，上面除了可以堆叠单层芯片二，还可以堆叠多层芯片二，增加性能。
附图说明
[0020]图1为本专利技术提出的一种超薄扇出型三维存储芯片堆叠结构的多层RDL结构示意图；
[0021]图2为本专利技术提出的一种超薄扇出型三维存储芯片堆叠结构的结构示意图；
[0022]图3为本专利技术提出的一种超薄扇出型三维存储芯片堆叠结构的连接结构示意图；
[0023]图4为本专利技术提出的一种超薄扇出型三维存储芯片堆叠结构的封装结构示意图；
[0024]图5为本专利技术提出的一种超薄扇出型三维存储芯片堆叠结构的完成的封装体结构示意图。
[0025]图中：1、晶圆载体；2、多层RDL；3、芯片一；4、铜柱orTMV；5、模封材料一；6、单层RDL；7、模封材料二；8、芯片二。
具体实施方式
[0026]下面结合具体实施方式对本专利的技术方案作进一步详细地说明。
[0027]下面详细描述本专利的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利，而不能理解为对本专利的限制。
[0028]实施例1：
[0029]一种超薄扇出型三维存储芯片堆叠结构，为了减少封装厚度，如图1
‑
5所示，包括晶圆载体1、多层RDL2，所述多层RDL2通过光刻方式固定安装于晶圆载体1顶部外壁，所述多层RDL2顶部外壁通过DAF胶材料粘接有芯片一3；
[0030]通过采用光刻可以精确地控制形成图形的形状、大小，此外它可以同时在整个芯片表面产生外形轮廓。
[0031]一般的光刻工艺要经历硅片表面清洗烘干、涂底、旋涂光刻胶、软烘、对准曝光、后
烘、显影、硬烘、刻蚀、检测等工序。
[0032]表面清洗烘干方法:湿法清洗+去离子水冲洗+脱水烘焙
[0033]涂底方法：气相成底膜的热板涂底。
[0034]旋转涂胶方法：硅片静止时，滴胶、加速旋转、甩胶、挥发溶剂。
[0035]软烘方法：真空热板。
[0036]对准方法：预对准，通过硅片上的notch或者flat进行激光自动对准。
[0037]曝光方法：掩膜板直接与光刻胶层接触。
[0038]在进行封装时，芯片一3正面朝上，通过DAF胶材料进行粘结，多层RDL2制程取代了传统的基板，对于传统进行封装时厚较厚的限制进行打破，有效降低封装体的厚度，实现在电子产品制造时的超薄化，给电子产品内其他部件留出空间，以提升电子产品的综合性能，在进行打线工艺时，通过打Au线或Ag线等方式，将不同层的芯片一3信号与多层RDL2之间进行引线键合工艺。
[0039]所述多层RDL2顶部外壁固定安装有铜柱orTMV4，所述多层RDL2与芯片一3外部粘接有模封材料一5；
[0040]通过铜柱orTMV4进行上面芯片的互连，此种封装工艺抛弃了传统的引线工艺，取代互连引线，消除了封装体顶部的引线弧度劣势，进一步降低封装体厚度，同时极大的降低了TSV在芯片一3本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种超薄扇出型三维存储芯片堆叠结构，包括晶圆载体(1)、多层RDL(2)，其特征在于，所述多层RDL(2)通过光刻方式固定安装于晶圆载体(1)顶部外壁，所述多层RDL(2)顶部外壁通过DAF胶材料固定安装有芯片一(3)。2.根据权利要求1所述的一种超薄扇出型三维存储芯片堆叠结构，其特征在于，所述多层RDL(2)顶部外壁固定安装有铜柱orTMV(4)，所述多层RDL(2)与芯片一(3)外部固定安装有模封材料一(5)。3.根据权利要求2所述的一种超薄扇出型...

【专利技术属性】
技术研发人员：何洪文，詹凯，张力，
申请(专利权)人：沛顿科技深圳有限公司，
类型：发明
国别省市：