半导体装置结构包括第一栅极介电层，其具有上表面与角落表面，其中第一栅极介电层的上表面的最高点在第一高度。半导体装置结构包括第一栅极层，其具有上表面，其中第一栅极层的上表面的最高点在第二高度，且第二高度高于第一高度。半导体装置结构包括第一介电盖层，其接触第一栅极介电层的上表面与角落表面。第一介电盖层亦接触第一栅极层的上表面。半导体装置结构包括第一栅极间隔物，其接触第一介电盖层与第一栅极介电层。层与第一栅极介电层。层与第一栅极介电层。
【技术实现步骤摘要】
半导体装置结构
[0001]本专利技术实施例关于半导体装置结构，更特别关于具有凸出上表面轮廓的栅极层，以避免源极/漏极接点通孔至栅极的漏电流。
技术介绍
[0002]集成电路通常包含多个半导体装置(如场效晶体管与金属内连线层)形成于半导体基板上。由于多种电子构件的效能改善(包括调整源极与漏极之间的电流所用的栅极)，半导体产业已经历持续快速成长。然而金属栅极与源极/漏极接点可能因关键尺寸变化或集成电路工艺时的接点通孔对不准，产生栅极与源极/漏极接点桥接的问题(如漏电流)。因此仍需改善制造与处理集成电路的方法。
技术实现思路
[0003]本专利技术一实施例为半导体装置结构。半导体装置结构包括第一栅极介电层，其具有上表面与角落表面，其中第一栅极介电层的上表面的最高点在第一高度。半导体装置结构亦包括第一栅极层，其具有上表面，其中第一栅极层的上表面的最高点在第二高度，且第二高度高于第一高度。半导体装置结构还包括第一介电盖层，其接触第一栅极介电层的上表面与角落表面。第一介电盖层亦接触第一栅极层的上表面。半导体装置结构还包括第一栅极间隔物，其接触第一介电盖层与第一栅极介电层。
[0004]本专利技术另一实施例为半导体装置结构。半导体装置结构包括源极/漏极外延结构；导电结构，接触源极/漏极外延结构，其中导电结构的上表面具有凸出轮廓。半导体装置结构包括第一介电盖层，接触导电结构的上表面。半导体装置结构包括第一栅极介电层与第一栅极层，且第一栅极介电层围绕第一栅极层，其中第一栅极层的上表面高于第一栅极介电层的上表面。半导体装置结构包括第二介电盖层，接触第一栅极层与第一栅极介电层的上表面；以及第一栅极间隔物，接触第二介电盖层与第一栅极介电层。
[0005]本专利技术又一实施例为半导体装置结构的形成方法。方法包括：自基板形成多个鳍状结构；形成多个牺牲栅极结构于每一鳍状结构的一部分上；形成栅极间隔物于每一牺牲栅极结构的两侧上；移除牺牲栅极结构与栅极间隔物未覆盖的鳍状结构的部分；形成源极/漏极结构于移除鳍状结构的部分所产生的区域中；依序形成接点蚀刻停止层与层间介电层于源极/漏极结构上；移除牺牲栅极结构以露出鳍状结构的一部分；以及依序形成栅极介电层与栅极层于鳍状结构的露出部分上。方法亦包括移除栅极层与栅极介电层的部分，使栅极层的上表面高于栅极介电层的上表面，其中微沟槽形成于栅极间隔物与栅极介电层之间的界面或界面附近，且微沟槽的底部具有平滑的圆润化表面轮廓。
附图说明
[0006]图1至4是一些实施例中，制造半导体装置结构的多种阶段的透视图。
[0007]图5A至18A是一些实施例中，制造图4的半导体装置结构的多种阶段沿着剖面A
‑
A
的剖视图。
[0008]图5B至18B是一些实施例中，制造图4的半导体装置结构的多种阶段沿着剖面B
‑
B的剖视图。
[0009]图10B
‑
1是一些实施例中，半导体装置结构的一部分放大图。
[0010]图10B
‑
2是一些实施例中，栅极间隔物与栅极介电层的一部分放大图。
[0011]图10B
‑
3是其他实施例中，蚀刻栅极层与栅极介电层以具有平坦表面的附图。
[0012]图15B
‑
1是一些实施例中，置换栅极结构的一部分的放大图。
[0013]图15B
‑
2是一些实施例中，与栅极层相邻的半导体装置结构的一部分的放大图。
[0014]附图标记说明：
[0015]A
‑
A,B
‑
B：剖面
[0016]D1,D2：距离
[0017]100：半导体装置结构
[0018]102：基板
[0019]102N：n型区
[0020]102P：p型区
[0021]103N：n型井区
[0022]103P：p型井区
[0023]104：第一半导体层
[0024]106：第二半导体层
[0025]108a,108b,110a,110b：鳍状物
[0026]112：绝缘材料
[0027]121：浅沟槽隔离区
[0028]128：牺牲栅极堆叠
[0029]130：牺牲栅极介电层
[0030]132：牺牲栅极层
[0031]134：掩膜结构
[0032]140：栅极间隔物
[0033]140s：侧壁
[0034]141：第一介电盖层
[0035]143,175：凹陷
[0036]145,169：微沟槽
[0037]149：角落区
[0038]152：源极/漏极外延结构
[0039]160：接点蚀刻停止层
[0040]162：第一层间介电层
[0041]166：栅极介电层
[0042]166t,168t,172t：上表面
[0043]167：界面
[0044]168：栅极层
[0045]169
‑
1：第一高度
[0046]169
‑
2：第二高度
[0047]169
‑
3：第三高度
[0048]169
‑
4,169
‑
5：高度
[0049]170：硅化物层
[0050]171：角落表面
[0051]172：导电结构
[0052]174：内连线结构
[0053]177：置换栅极结构
[0054]181：第二介电盖层
[0055]185,189：垂直内连线结构
[0056]187,187a,187b：水平内连线结构
[0057]146：蚀刻停止层
[0058]176：第二层间介电层
[0059]178：第三层间介电层
具体实施方式
[0060]下述详细描述可搭配附图说明，以利理解本专利技术的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
[0061]以下公开的内容提供许多不同的实施例或实例以实施本公开的不同特征。以下公开的内容说明各个构件及其排列方式的特定例子以简化说明。这些特定例子并非用以局限本专利技术实施例。举例来说，若本专利技术实施例说明第一结构形成于第二结构之上，即表示其第一结构可能与第二结构直接接触，或额外结构可能形成于第一结构与第二结构之间，使第一结构与第二结构未直接接触。此外，本专利技术多种例子可重复标号以简化说明或使说明清楚，并不代表多种实施例及/或设置中具有相同标号的结构具有同样的相对关系。
[0062]此外，空间相对用语如“在
…
下方”、“下方”、“较低的”、“上方”、“较高的”、或类似用词，用于描述附图中一些元件或结构与另一元件或结构之间的关系。这些空间本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置结构，包括：一第一栅极介电层，具有上表面与角落表面，其中该第一栅极介电层的上表面的最高点在一第一高度；一第一栅极层，具有上表面，其中该第一栅极层的上表面的最高点在一第二...
【专利技术属性】
技术研发人员：黄玉莲，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。