半导体器件及其制造方法和参数优化方法技术

本公开涉及半导体器件及其制造方法和参数优化方法。半导体器件包括双端口静态随机存储器DP

【技术实现步骤摘要】
半导体器件及其制造方法和参数优化方法


[0001]本公开的实施例总体上涉及半导体器件领域，并且更具体地，涉及包括双端口静态随机存储器的半导体器件及其制造方法和参数优化方法。

技术介绍

[0002]静态随机存储器（SRAM）由于具有读写速度快，工作稳定等特点，在便携式移动电子设备、片上系统(SOC)等高速缓存中扮演了重要的角色。随着5G、人工智能等领域的兴起，智能芯片面临更复杂的计算负荷，这需要提高SRAM的存取速度来获得更高速的缓存。
[0003]在一些领域中，通常采用高带宽及高吞吐量的双端口SRAM（DP
‑
SRAM）来进行缓存处理。由于芯片面积的限制，在常规的DP
‑
SRAM版图设计中，存在同一字线控制的晶体管对在电路中采用不同的电连接材料进行互连的情况。这种版图设计会导致流经晶体管的电流路径的不对称，进而使SRAM的性能退化。目前通过高k金属栅工艺可以对电连接材料进行优化来提高电流路径的对称性。然而，这类方案的效果有限并且针对不同导电类型的晶体管，需要对不同的界面进行优化，这导致了制造工艺及其复杂。

技术实现思路

[0004]鉴于以上问题，本公开的实施例旨在提供一种改进双端口静态随机存储器的性能的方案。
[0005]根据本公开的第一方面，提供了一种半导体器件。半导体器件包括双端口静态随机存储器DP
‑
SRAM阵列， DP
‑ꢀ
SRAM阵列具有多个DP
‑
SRAM单元，每个DP
‑r/>SRAM单元包括：第一反相器和第二反相器，其输入和输出交叉耦合以形成用于存储数据的第一存储节点和第二存储节点，第一存储节点存储的状态与第二存储节点存储的状态相反；第一对传输晶体管，包括第一传输晶体管和第二传输晶体管，并且被配置为将第一位线对分别耦合到第一存储节点和第二存储节点，以对数据进行读取和写入操作；第二对传输晶体管，包括第三传输晶体管和第四传输晶体管，并且被配置为将第二位线对分别耦合到第一存储节点和第二存储节点，以对数据进行读取和写入操作。第一传输晶体管包括在第一存储节点侧的第一晕区，以及在第一位线对中对应于第一存储节点的位线侧的第二晕区，第一晕区的杂质注入浓度小于所述第二晕区的杂质注入浓度，并且所述第四传输晶体管包括在所述第二存储节点侧的第三晕区，以及在所述第二位线对中对应于所述第二存储节点的位线侧的第四晕区，所述第三晕区的杂质注入浓度小于所述第四晕区的杂质注入浓度。
[0006]在一些实施例中，第二传输晶体管包括在第二存储节点侧的第五晕区，以及在第一位线对中对应于第二存储节点的位线侧的第六晕区，第五晕区的杂质注入浓度与第六晕区的杂质注入浓度相等。
[0007]在一些实施例中，第三传输晶体管包括在第一存储节点侧的第七晕区，以及在第二位线对中对应于第一存储节点的位线侧的第八晕区，第七晕区的杂质注入浓度与第八晕区的杂质注入浓度相等。
[0008]在一些实施例中，第二晕区、第四晕区、第五晕区、第六晕区、第七晕区和第八晕区的杂质注入浓度彼此相等。
[0009]在一些实施例中，第一晕区的杂质注入浓度与第三晕区的杂质注入浓度相等。
[0010]在一些实施例中，第一传输晶体管至第四传输晶体管各自包括具有第一导电类型的轻掺杂扩展区。
[0011]在一些实施例中，第一晕区至第八晕区分别形成在相应的传输晶体管的相应的轻掺杂扩展区下方，并且具有与第一导电类型相反的第二导电类型。
[0012]根据本公开的第二方面，提供了一种制造半导体器件的方法。该半导体器件包括双端口静态随机存储器DP
‑
SRAM阵列，DP
‑ꢀ
SRAM阵列具有多个DP
‑
SRAM单元，每个DP
‑
SRAM单元包括第一位线对和第二位线对、具有用于存储数据的第一存储节点和第二存储节点的交叉耦合的反相器对，以及将交叉耦合的反向器对分别有选择地耦合到第一位线对和第二位线对的第一对传输晶体管和第二对传输晶体管。方法包括：在半导体衬底中形成第一元件形成区和第二元件形成区，在第一元件形成区中形成有具有第一导电类型N的多个第一元件NMOS以及在第二元件形成区中形成有具有第二导电类型P的多个第二元件PMOS，多个第一元件和多个第二元件组成DP
‑
SRAM单元，多个第一元件包括第一对传输晶体管和第二对传输晶体管；利用第一掩模在第一元件形成区中的相应位置注入第一导电类型的杂质离子，以形成多个第一元件的具有第一导电类型的轻掺杂扩展区；以及利用第一掩模和第二掩模在具有第一导电类型的轻掺杂扩展区的下方注入第二导电类型的杂质离子，以形成具有第二导电类型的晕区，使得第一对传输晶体管中的与第一存储节点对应的传输晶体管的、靠近位线侧的晕区的注入浓度小于该传输晶体管的、靠近第一存储节点侧的晕区的注入浓度，并且使得第二对传输晶体管中的与第二存储节点对应的传输晶体管的、靠近位线侧的晕区的注入浓度小于该传输晶体管的靠近第二存储节点侧的晕区的注入浓度。
[0013]在一些实施例中，该方法还包括：将第一对传输晶体管中的与第二存储节点对应的传输晶体管的、靠近位线侧的晕区和靠近第二存储节点侧的晕区的注入浓度形成为彼此相等。
[0014]在一些实施例中，该方法还包括：将第二对传输晶体管中的与第一存储节点对应的传输晶体管的、靠近位线侧的晕区和靠近第二存储节点侧的晕区的注入浓度形成为彼此相等。
[0015]在本公开的第三方面，提供一种用于优化半导体器件的参数的方法。该半导体器件包括双端口静态随机存储器DP
‑
SRAM阵列，DP
‑ꢀ
SRAM阵列具有多个DP
‑
SRAM单元，每个DP
‑
SRAM单元包括位线对、具有用于存储数据的存储节点的交叉耦合的反相器对，以及将交叉耦合的反向器对有选择地耦合到位线对的传输晶体管对。方法包括：在半导体衬底中形成第一元件形成区和第二元件形成区，在第一元件形成区中形成有具有第一导电类型的多个第一元件以及在第二元件形成区中形成有具有第二导电类型的多个第二元件，多个第一元件和多个第二元件组成DP
‑
SRAM单元，多个第一元件包括传输晶体管对；利用第一掩模在第一元件形成区中的相应位置注入第一导电类型的杂质离子，以形成多个第一元件的具有第一导电类型的轻掺杂扩展区；利用第一掩模和第二掩模在具有第一导电类型的轻掺杂扩展区的下方注入第二导电类型的杂质离子，以形成具有第二导电类型的晕区，使得传输晶体管对中的一个传输晶体管的靠近位线侧的晕区具有第一注入浓度，并且该传输晶体管的靠
近存储节点侧的晕区具有大于第一注入浓度的第二注入浓度；测量传输晶体管对中的每个传输晶体管在不同电流方向下的阈值电压，以获得指示所述传输晶体管的不对称性的阈值电压差；以及通过调整第一注入浓度和第二注入浓度，来使传输晶体管对中的每个传输晶体管的阈值电压差之间的差异最小。
[0016]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1. 一种半导体器件，包括双端口静态随机存储器DP
‑
SRAM阵列，所述DP
‑ꢀ
SRAM阵列具有多个DP
‑
SRAM单元，每个DP
‑
SRAM单元包括：第一反相器和第二反相器，其输入和输出交叉耦合以形成用于存储数据的第一存储节点和第二存储节点，所述第一存储节点存储的状态与所述第二存储节点存储的状态相反；第一对传输晶体管，包括第一传输晶体管和第二传输晶体管，并且被配置为将第一位线对分别耦合到所述第一存储节点和所述第二存储节点，以对所述数据进行读取和写入操作；第二对传输晶体管，包括第三传输晶体管和第四传输晶体管，并且被配置为将第二位线对分别耦合到所述第一存储节点和所述第二存储节点，以对所述数据进行读取和写入操作；其中所述第一传输晶体管包括在所述第一存储节点侧的第一晕区，以及在所述第一位线对中对应于所述第一存储节点的位线侧的第二晕区，所述第一晕区的杂质注入浓度小于所述第二晕区的杂质注入浓度；并且其中所述第四传输晶体管包括在所述第二存储节点侧的第三晕区，以及在所述第二位线对中对应于所述第二存储节点的位线侧的第四晕区，所述第三晕区的杂质注入浓度小于所述第四晕区的杂质注入浓度。2.根据权利要求1所述的半导体器件，其中所述第二传输晶体管包括在所述第二存储节点侧的第五晕区，以及在所述第一位线对中对应于所述第二存储节点的位线侧的第六晕区，所述第五晕区的杂质注入浓度与所述第六晕区的杂质注入浓度相等。3.根据权利要求2所述的半导体器件，其中所述第三传输晶体管包括在所述第一存储节点侧的第七晕区，以及在所述第二位线对中对应于所述第一存储节点的位线侧的第八晕区，所述第七晕区的杂质注入浓度与所述第八晕区的杂质注入浓度相等。4.根据权利要求3所述的半导体器件，其中所述第二晕区、第四晕区、第五晕区、第六晕区、第七晕区和第八晕区的杂质注入浓度相同。5.根据权利要求3所述的半导体器件，其中所述第一晕区的杂质注入浓度与所述第三晕区的杂质注入浓度相同。6.根据权利要求4至5中任一项所述的半导体器件，其中所述第一传输晶体管至所述第四传输晶体管各自包括具有第一导电类型的轻掺杂扩展区。7.根据权利要求6所述的半导体器件，其中所述第一晕区至所述第八晕区分别形成在相应的传输晶体管的相应的轻掺杂扩展区下方，并且具有与所述第一导电类型相反的第二导电类型。8. 一种制造半导体器件的方法，所述半导体器件包括双端口静态随机存储器DP
‑
SRAM阵列，所述DP
‑ꢀ
SRAM阵列具有多个DP
‑
SRAM单元，每个DP
‑
SRAM单元包括第一位线对和第二位线对、具有用于存储数据的第一存储节点和第二存储节点的交叉耦合的反相器对，以及将所述交叉耦合的反向器对分别有选择地耦合到所述第一位线对和所述第二位线对的第一对传输晶体管和第二对传输晶体管，所述方法包括：在半导体衬底中形成第一元件形成区和第二元件形成区，在所述第一元件形成区中形成有具有第一导电类型的多个第一元件以及在所述第二元件形成区中形成有具有第二导电类型的多个第二元件，所述多个第一元件和所述多个第二元件组成所述DP
‑
SRAM单元，...

【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：全芯智造技术有限公司，
类型：发明
国别省市：