端子和数据输入/输出电路布局制造技术

描述了用于提供包含在半导体装置的外部端子中的衬垫的设备。示例设备包含存储器单元阵列、数据队列(DQ)电路、数据衬垫和电力衬垫。所述存储器单元阵列可包含一或多个存储器单元。在写入操作中，所述数据衬垫接收写入数据且将所述写入数据提供到所述DQ电路。所述DQ电路接收所述写入数据且将所述写入数据提供到所述存储器单元阵列。在读取操作中，所述DQ电路从所述存储器单元阵列接收读取数据且提供所述读取数据。所述数据衬垫从所述DQ电路接收所述读取数据且提供所述读取数据。所述电力衬垫提供电源电压。所述数据衬垫和所述电力衬垫相对于所述DQ电路安置在彼此对面。相对于所述DQ电路安置在彼此对面。相对于所述DQ电路安置在彼此对面。

【技术实现步骤摘要】
【国外来华专利技术】端子和数据输入/输出电路布局
[0001]相关申请的交叉引用
[0002]本申请要求2020年12月11日申请的美国非临时申请第17/119,483号的申请权益。此申请以全文引用的方式且出于所有目的并入本文中。

技术介绍

[0003]高数据可靠性、高存储器存取速度、减小的芯片大小和较低功率消耗是半导体存储器所需要的特征。
[0004]在用于半导体装置的常规外围电路系统中，举例来说，衬垫和数据队列电路(或数据输入/输出电路)以跨越层的对应方式布置。数据队列电路或数据输入/输出电路在下文中统称为“DQ电路”。被配置成耦合到半导体装置外部的外部电路系统的每一衬垫位于其相应DQ电路附近(例如，在其正上方)，以便保持衬垫与DQ电路之间的布线具有足够短以具有相同低阻抗的相同长度。近年来，已致力于减少由包含在存储器装置的半导体裸片上的外围电路系统占据的外围电路区的面积。举例来说，每一DQ电路的大小已变得更小，以便通过更短布线(例如，时钟信号线CLK，其提供到DQ电路的时钟信号)提高驱动能力以实现更快操作。然而，在减少衬垫的面积方面存在限制。
专利技术内本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种设备，其包括：存储器单元阵列，其包含多个存储器区；多个数据衬垫，其包含奇数编号的数据衬垫和偶数编号的数据衬垫；以及多个数据队列(DQ)电路，其包含在一方向上交替地布置的奇数编号的DQ电路和偶数编号的DQ电路，每一DQ电路耦合在所述多个数据衬垫中的对应数据衬垫与所述存储器单元阵列的所述多个存储器区中的对应存储器区之间，其中耦合到所述对应奇数编号的DQ电路的所述奇数编号的数据衬垫布置在所述多个DQ电路的一侧处，且耦合到所述对应偶数编号的DQ电路的偶数编号的DQ衬垫布置在所述多个DQ电路的相对侧处。2.根据权利要求1所述的设备，其中所述奇数编号的DQ电路包含第一DQ电路，且所述偶数编号的DQ电路包含在所述方向上邻近于所述第一DQ电路的第二DQ电路，其中所述第一DQ电路包含第一电路组件且所述第二DQ电路包含第二电路组件，且其中所述第一电路组件和所述第二电路组件相同。3.根据权利要求2所述的设备，其中所述第一电路组件和所述第二电路组件相对于所述第一DQ电路与所述第二DQ电路之间的边界以对称方式安置。4.根据权利要求3所述的设备，其中所述第一DQ电路和所述第二DQ电路中的每一DQ电路包括第一路径块和第二路径块，且其中所述第一DQ电路和所述第二DQ电路的所述第二路径块彼此邻近。5.根据权利要求4所述的设备，其中所述第一DQ电路和所述第二DQ电路的所述第二路径块中的每一第二路径块包括：输入电路，其被配置成接收写入数据且调整提供所述写入数据的定时，且进一步被配置成提供所述写入数据；以及写入电路，其被配置成接收所述写入数据且将串行格式的所述写入数据转换成并行多个位的所述写入数据，且进一步被配置成通过多个总线将所述多个位的所述写入数据提供到所述存储器单元阵列。6.根据权利要求4所述的设备，其中所述第一DQ电路和所述第二DQ电路的所述第二路径块中的每一第二路径块包括：读取电路，其从所述存储器单元阵列多个总线中的多个存储器单元接收读取数据且进一步被配置成将并行多个位的所述读取数据转换成串行格式的所述数据，且使用内部时钟信号以所述串行格式提供所述读取数据；输出电路，其包含输出缓冲器，所述输出缓冲器被配置成以所述串行格式提供所述读取数据；以及预输出电路，其耦合到所述读取电路且进一步耦合到所述输出电路，所述预输出电路被配置成基于校准信号而调整所述输出缓冲器的转换速率。7.根据权利要求2所述的设备，其中所述第一DQ电路包括第一静电放电(ESD)保护电路，所述第一ESD保护电路耦合到对应第一数据衬垫，且被配置成保护所述第一DQ电路免于由于来自所述第一数据衬垫的静电放电而导致的失效，其中所述第二DQ电路包括第二ESD保护电路，所述第二ESD保护电路耦合到对应第二数据衬垫，且被配置成保护所述第二DQ电路免于由于来自所述第二数据衬垫的静电放电而导
致的失效，且其中所述第一ESD保护电路和所述第二ESD保护电路彼此邻近。8.根据权利要求7所述的设备，其进一步包括：第一导体，其被配置成将所述第一数据衬垫耦合到所述第一ESD保护电路；以及第二导体，其被配置成跨过所述第二DQ电路，且被配置成将所述第二数据衬垫耦合到所述第二ESD保护电路，其中所述第一导体的阻抗和所述第二导体的阻抗基本上相同。9.根据权利要求8所述的设备，其中所述第一ESD保护电路和所述第二ESD保护电路以及所述第一DQ电路和所述第二DQ电路安置在基础层上，且其中所述第一导体和所述第二导体包含在所述基础层与其中安置有所述第一数据衬垫和所述第二数据衬垫的层之间的一或多个层中。10.根据权利要求8所述的设备，其中所述第一导体和所述第二导体由分布导电层制成。11.一种设备，其包括：第一数据队列(DQ)电路，其被配置成在第一总线上接收第一读取数据且提供所述第一读取数据，且进一步被配置成在所述第一总线上接收第一写入数据且提供所述第一写入数据；以及第一数据衬垫，其被配置...

【专利技术属性】
技术研发人员：石井利尚，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：