存储器访问电路及存储器访问方法、集成电路和电子设备技术

本公开涉及一种存储器访问电路及存储器访问方法、集成电路和电子设备，涉及电子技术领域，该存储器访问电路用于访问多个存储单元，包括配置模块、多个处理单元、与每个处理单元对应的状态选择模块，该状态选择模块用于根据配置信号选择配置模块用于以下方式中的一种：配置模块将来自处理单元的请求信息发送至存储单元，并记录处理单元访问存储单元的访问顺序，并根据记录的访问顺序，将来自存储单元的返回数据传输至处理单元；或者，配置模块将来自处理单元的请求信息发送至存储单元，并对来自存储单元的返回数据进行仲裁，按照仲裁顺序将返回数据传输至处理单元。本公开实施例可灵活配置存储器访问电路的工作模式，具有更强的适配性。的适配性。的适配性。

【技术实现步骤摘要】
存储器访问电路及存储器访问方法、集成电路和电子设备


[0001]本公开涉及电子
，尤其涉及一种存储器访问电路及存储器访问方法、集成电路和电子设备。

技术介绍

[0002]随着集成电路产业的快速发展，各类处理器芯片在各行各业中的应用越来越广泛，可以应用到网络通信、手机、机顶盒、液晶电视、医疗设备、安防设备、工控设备、智能电表、智能穿戴、物联网、汽车电子等场景。
[0003]在各类处理器芯片中，处理单元会访问存储单元以实现各种目标任务，其中，处理器芯片内的存储器访问电路可用于管理处理单元与存储单元之间的通信，存储器访问电路会直接影响整个处理器芯片的运行效率和稳定性。

技术实现思路

[0004]本公开提出了一种存储器访问技术方案。
[0005]根据本公开的一方面，提供了一种存储器访问电路，所述存储器访问电路用于访问多个存储单元，所述存储器访问电路包括：配置模块、多个处理单元、与每个处理单元对应的状态选择模块；所述处理单元用于生成访问存储单元的请求信息，所述存储单元用于响应所述请求信息生成返回数据，所述状态选择模块本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器访问电路，其特征在于，所述存储器访问电路用于访问多个存储单元，所述存储器访问电路包括：配置模块、多个处理单元、与每个处理单元对应的状态选择模块；所述处理单元用于生成访问存储单元的请求信息，所述存储单元用于响应所述请求信息生成返回数据，所述状态选择模块用于根据配置信号选择所述配置模块用于以下方式中的一种：所述配置模块将来自所述处理单元的请求信息发送至存储单元，并记录所述处理单元访问存储单元的访问顺序；所述配置模块根据记录的所述访问顺序，将来自存储单元的返回数据传输至处理单元；或者，所述配置模块将来自所述处理单元的请求信息发送至存储单元；对来自存储单元的返回数据进行仲裁，按照返回数据的仲裁顺序将返回数据传输至处理单元。2.根据权利要求1所述的存储器访问电路，其特征在于，所述存储器访问电路用于访问多个调度模块，每个调度模块包括多个存储单元，所述处理单元用于生成访问调度模块中一个或多个存储单元的请求信息，所述请求信息包括用于指示调度模块中一个或多个存储单元的第一标识信息。3.根据权利要求2所述的存储器访问电路，其特征在于，所述状态选择模块包括第一状态选择模块、所述配置模块包括与每个处理单元对应的第一队列；所述第一状态选择模块用于根据所述配置信号选择是否指示所述第一队列按照所述处理单元的访问顺序存储所述第一标识信息，所述第一队列存在的多个第一标识信息用于记录所述第一队列对应的所述处理单元访问存储单元的访问顺序。4.根据权利要求3所述的存储器访问电路，其特征在于，所述状态选择模块包括第二状态选择模块，所述配置模块包括与每个处理单元对应的处理单元选择器、多个数据仲裁器、与每个存储单元对应的多个数据缓存器，其中，任一处理单元的任一数据仲裁器对应多个调度模块中的一个不同的存储单元，同一存储单元对应的多个数据缓存器分别对应不同的处理单元；所述多个数据缓存器用于存储所述存储单元返回给不同处理单元的返回数据，所述第二状态选择模块用于根据配置信号选择所述配置模块用于以下方式中的一种：所述处理单元选择器根据从所述第一队列读取的第一标识信息，将从所述第一标识信息指示的存储单元对应的数据缓存器中读取的返回数据传输至处理单元，或者，多个数据仲裁器分别对从数据缓存器中读取的返回数据进行仲裁，按照返回数据的仲裁顺序将返回数据传输至处理单元。5.根据权利要求4所述的存储器访问电路，其特征在于，所述配置信号用于指示所述第一状态选择模块和所述第二状态选择模块，通过所述配置模块配置存储器访问电路的工作状态，在所述配置信号为高电平的情况下，所述第一状态选择模块指示所述第一队列按照所述处理单元的访问顺序存储所述第一标识信息，所述第二状态选择模块指示所述处理单元选择器根据从所述第一队列读取的第一标识信息，将从所述第一标识信息指示的存储单元对应的数据缓存器中读取的返回数据传输至处理单元；或者，在所述配置信号为低电平的情况下，所述第一状态选择模块指示所述第一队列
停止工作，所述第二状态选择模块指示多个数据仲裁器分别对从数据缓存器中读取的返回数据进行仲裁，按照返回数据的仲裁顺序将返回数据传输至处理单元。6.根据权利要求4所述的存储器访问电路，其特征在于，所述配置模块还包括：与每个处理单元对应的第一调度选择器，与每个调度模块对应的请求仲裁器、第二队列，与每个存储单元对应的第二调度选择器；所述第一调度选择器用于将从所述处理单元接收到的请求信息发送至所述第一标识信息指示的调度模块的请求仲裁器；所述请求仲裁器用于对来自多个处理单元的请求信息进行仲裁，按照请求信息的仲裁顺序向存储单元发送请求信息，以及按照请求信息的所述仲裁顺序将所述多个处理单元的第二标识信息写入第二队列，所述第二标识信息用于指示所述处理单元访问调度模块中一个或多个存储单元；所述第二调度选择器用于根据从所述第二队列读取的第二标识信息，将所述存储单元的返回数据传输至所述第二标识信息指示的数据缓存器。7.根据权利要求6所述的存储器访问电路，其特征在于，任一第一状态选择模块的输入端分别连接对应的处理单元的输出端、所述配置信号，所述第一状态选择模块的输出端连接与所述处理单元对应的第一队列的输入端，所述处理单元的输出端还连接对应的第一调度选择器的输入端，所述第一调度选择器的输出端分别连接每个请求仲裁器的输入端；每个请求仲裁器的输出端连接对应的调度模块中每个存储单元的输入端、与所述调度模块对应的第二队列的输入端；任一第二调度选择器的输入端连接对应的存储单元的输出端、与所述存储单元所属的调度模块对应的所述第二队列的输出端，任一第二调度选择器的输出端分别连接多个数据缓存器的输入端；连接同一第二调度选择器的多个数据缓存器的输出端分别连接不同的处理单元选择器的输入端，每个处理单元选择器的输入端还连接第一队列的输出端，连接同一第二调度选择器的多个数据缓存器的输出端分别连接不同的处理单元对应的数据仲裁器的输入端；每个处理单元选择器的输出端、与每个处理单元对应的多个数据仲裁器的输出端、所述配置信号连接所述第二状态选择模块的输出端，所述第二状态选择模块的输出端连接对应的处理单元的输入端。8.根据权利要求6所述的存储器访问电路，其特征在于，所述第一队列的位宽是根据所述调度模块的数量和每个调度模块中存储单元的数量确定的，所述第一队列存储第一标识信息的数量小于或等于所述第一队列的深度；所述第二队列的位宽是根据所述调度模块中存储单元的数量和处理单元的数量确定的，所述第二队列存储第二标识信息的数量小于或等于所述第二队列的深度；所述数据缓存器的数量是根据所述存储单元的数量和所述处理单元的数量确定的，所述数据缓存器存储返回数据的数量小于或等于所述数据缓存器的深度。9.根据权利要求6所述的存储器访问电路，其特征在于，所述存储单元响应所述请求信息...

【专利技术属性】
技术研发人员：请求不公布姓名，
申请(专利权)人：摩尔线程智能科技北京有限责任公司，
类型：发明
国别省市：