一种集成双向TVS的CMOS器件及其制备方法技术

本发明专利技术公开了一种集成双向TVS的CMOS器件及其制备方法，在CMOS工艺中集成双向TVS器件，可以不增加漏区离子注入横向长度，即漏区离子注入横向长度等于源区离子注入横向长度，当收到瞬态高能量冲击时，通过集成双向TVS器件结构由高阻抗变为低阻抗，吸收浪涌功率避免芯片内部结构受到损坏，对于现有集成ESD电路的CMOS器件，本发明专利技术结构减少了芯片内部面积，同时相对于片外的TVS器件结构，其具有寄生电容低的优点。低的优点。低的优点。

【技术实现步骤摘要】
一种集成双向TVS的CMOS器件及其制备方法


[0001]本专利技术涉及一种瞬态电压抑制器及其制备方法，具体涉及一种集成双向TVS的CMOS器件及其制备方法。

技术介绍

[0002]瞬变电压抑制器(Transient Voltage Suppressor，简称TVS)是一种二极管形式的保护器件，利用硅PN结反向雪崩击穿和正向压降特性而制成，受到反向瞬态高能量冲击时，将其两极间的高阻抗变为低阻抗，吸收浪涌功率，使两极间的电压钳位于一个预定值，保护电子线路中的精密元器件，免受浪涌脉冲的损害。具有响应时间快、瞬态功率大、漏电流低、击穿电压偏差小、体积小等优点。广泛应用于计算机系统、通讯设备、交/直流、家用电器、IC驱动保护等现代CMOS工艺中，关于ESD（Electro
‑
Static discharge，静电释放）电路的器件结构通常会使用漏区离子注入横向长度很长的晶体管，如图1所示，其漏区注入长度（L2）会比源区离子注入长度（L1）大6
‑
20倍，而且此种情况并不会随着工艺特征尺寸减小而减小，严重影响了芯片的面积，而如果使用片外TVS结构代替内部ESD电路器件结构，又会存在很大的寄生电容，特别是在芯片内部存在高频信号时，会使得在处理高频率信号时，片外信号灌入芯片内部电路信号存在干扰，因此在CMOS工艺内部集成TVS器件是很重要的。

技术实现思路

[0003]专利技术目的：针对上述现有技术，提出一种集成双向TVS的CMOS器件及其制备方法，在MOS器件中集成TVS的功能，吸收浪涌功率避免芯片内部结构受到损坏，解决现有CMOS工艺中漏区注入长度过长的问题。
[0004]技术方案：一种集成双向TVS的CMOS器件，包括衬底，衬底上设有P导电类型的轻掺杂外延层，P导电类型的轻掺杂外延层上设有N型深掺杂层，P导电类型的轻掺杂外延层的左右两侧设有与N型深掺杂层接触连接的深掺杂连接结构；P导电类型的轻掺杂外延层内设有N阱和P阱，N阱的下表面与N型深掺杂层上表面接触，P阱的下表面不与N型深掺杂层上表面接触；P阱左侧边与N阱右侧边相接触，P阱右侧边与右边的深掺杂连接结构相接触，N阱左侧边与左边的深掺杂连接结构相接触；器件上设有五个STI结构，其中第一至第三STI结构分别位于N阱右侧边处、N阱与P阱接触处、P阱右侧边处，第四STI结构位于N阱内偏左侧，第五STI结构位于P阱内偏右侧；器件表面设有多晶硅的第一栅区和第二栅区，其中第一栅区位于第四STI结构和第二STI结构之间，第二栅区位于第二STI结构与第五STI结构之间；第一栅区和第二栅区左右两侧分别设有绝缘侧墙；重掺杂P导电类型的第一源区、第一漏区、第二体区分别位于第四STI结构和第一栅区之间、第一栅区和第二STI结构之间、第五STI结构和第三STI结构之间；重掺杂N导电类型的第二源区、第二漏区、第一体区分别位于第一STI结构和第四STI结构之间、第二STI结构和第二栅区之间、第二栅区和第五STI结构之间；并且，第一源区、第一漏区、第二源
区、第二漏区的横向注入长度是一样的；在第一体区、第一源区、第一栅区、第一漏区、第二漏区、第二栅区、第二源区、第二体区、右边的深掺杂连接结构表面分别设有电极，其电极分别为第一体极、第一源极、第一栅极、第一漏极、第二漏极、第二栅极、第二源极、第二体极、深掺杂连接结构电极；在衬底背面设有衬底电极；第一源极、N阱、N型深掺杂层、衬底电极形成纵向反向串联，构成第一双向TVS器件结构；第二源极、P阱、P导电类型的轻掺杂外延层、深掺杂连接结构电极形成纵向反向串联，构成第二双向TVS器件结构。
[0005]一种集成双向TVS的CMOS器件的制备方法，包括如下步骤：步骤1：在衬底表面外延生长形成P导电类型的轻掺杂外延层，然后在衬底表面向下进行N导电类型离子注入形成N型深掺杂层；步骤2：在P导电类型的轻掺杂外延层表面左侧和右侧区域同时向下离子注入，分别形成与N型深掺杂层接触连接的深掺杂连接结构；步骤3：在器件表面左侧向下离子注入形成N阱，N阱的离子注入深度为下表面与N型深掺杂层上表面接触；然后在器件表面右侧向下离子注入形成P阱，P阱的离子注入深度为下表面不与N型深掺杂层上表面接触；P阱左侧边与N阱右侧边相接触，P阱右侧边与右边的深掺杂连接结构相接触，N阱左侧边与左边的深掺杂连接结构相接触；步骤4：通过槽刻蚀、氧化物填充、氧化物平坦化步骤在器件上形成共五个STI结构，其中第一至第三STI结构分别位于N阱右侧边处、N阱与P阱接触处、P阱右侧边处，第四STI结构位于N阱内偏左侧，第五STI结构位于P阱内偏右侧；步骤5：经生长氧化层、多晶硅淀积、多晶硅栅刻蚀步骤，在器件表面形成多晶硅的第一栅区和第二栅区，其中第一栅区位于第四STI结构和第二STI结构之间，第二栅区位于第二STI结构与第五STI结构之间；步骤6：在器件表面三个区域进行P型LDD浅注入；第一P型LDD浅注入位于第四STI结构和第一栅区之间，第二P型LDD浅注入位于第一栅区和第二STI结构之间，第三P型LDD浅注入位于第五STI结构和第三STI结构之间；然后在器件表面三个区域进行N型LDD浅注入；第一N型LDD浅注入位于第一STI结构和第四STI结构之间，第二N型LDD浅注入位于第二STI结构和第二栅区之间，第三N型LDD浅注入位于第二栅区和第五STI结构之间；步骤7：在第一栅区和第二栅区左右两侧分别形成绝缘侧墙；步骤8：在从左往右的三个P型LDD浅注入处分别经离子注入对应形成重掺杂P导电类型的第一源区、第一漏区、第二体区；然后在从右往左的三个N型LDD浅注入处分别经离子注入对应形成重掺杂N导电类型的第二源区、第二漏区、第一体区；并且，第一源区、第一漏区、第二源区、第二漏区横向注入长度是一样的；步骤9：通过后制程工艺，在第一体区、第一源区、第一栅区、第一漏区、第二漏区、第二栅区、第二源区、第二体区、右边的深掺杂连接结构上方分别进行接触孔和金属淀积步骤形成电极，其电极分别为第一体极、第一源极、第一栅极、第一漏极、第二漏极、第二栅极、第二源极、第二体极、深掺杂连接结构电极；然后将衬底减薄后，在衬底背面淀积金属形成衬底电极。
[0006]有益效果：本专利技术提供的集成双向TVS的CMOS器件，在CMOS工艺中集成双向TVS器
件，可以不增加如图1所示的漏区离子注入横向长度L2，即漏区离子注入横向长度等于源区离子注入横向长度，当收到瞬态高能量冲击时，通过集成双向TVS器件结构由高阻抗变为低阻抗，吸收浪涌功率避免芯片内部结构受到损坏，减少了芯片内部面积，同时相对于片外的TVS器件结构，其具有寄生电容低的优点。
附图说明
[0007]图1为传统CMOS工艺芯片内部ESD器件结构示意图；图2为本专利技术步骤1得到的结构示意图；图3为本专利技术步骤2得到的结构示意图；图4为本专利技术步骤3得到的结构示意图；图5为本专利技术步骤4得到的结构示意图；图6为本专利技术步骤5得到的结构示意图；图7为本专利技术步骤6得到的结构示意图，其中（a）为进行P型轻掺杂漏（LDD）浅注入的结构示意图，（b）为进行N型本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成双向TVS的CMOS器件，其特征在于，包括衬底（100），衬底（100）上设有P导电类型的轻掺杂外延层（110），P导电类型的轻掺杂外延层（110）上设有N型深掺杂层（120），P导电类型的轻掺杂外延层（110）的左右两侧设有与N型深掺杂层（120）接触连接的深掺杂连接结构（120A）；P导电类型的轻掺杂外延层（110）内设有N阱（130）和P阱（140），N阱（130）的下表面与N型深掺杂层（120）上表面接触，P阱（140）的下表面不与N型深掺杂层（120）上表面接触；P阱（140）左侧边与N阱（130）右侧边相接触，P阱（140）右侧边与右边的深掺杂连接结构（120A）相接触，N阱（130）左侧边与左边的深掺杂连接结构（120A）相接触；器件上设有五个STI结构（101），其中第一至第三STI结构分别位于N阱（130）右侧边处、N阱（130）与P阱（140）接触处、P阱（140）右侧边处，第四STI结构位于N阱（130）内偏左侧，第五STI结构位于P阱（140）内偏右侧；器件表面设有多晶硅的第一栅区（102）和第二栅区（103），其中第一栅区（102）位于第四STI结构和第二STI结构之间，第二栅区（103）位于第二STI结构与第五STI结构之间；第一栅区（102）和第二栅区（103）左右两侧分别设有绝缘侧墙（104）；重掺杂P导电类型的第一源区（150a）、第一漏区（150b）、第二体区（150c）分别位于第四STI结构和第一栅区（102）之间、第一栅区（102）和第二STI结构之间、第五STI结构和第三STI结构之间；重掺杂N导电类型的第二源区（160a）、第二漏区（160b）、第一体区（160c）分别位于第一STI结构和第四STI结构之间、第二STI结构和第二栅区（103）之间、第二栅区（103）和第五STI结构之间；并且，第一源区（150a）、第一漏区（150b）、第二源区（160a）、第二漏区（160b）的横向注入长度是一样的；在第一体区（160c）、第一源区（150a）、第一栅区（102）、第一漏区（150b）、第二漏区（160b）、第二栅区（103）、第二源区（160a）、第二体区（150c）、右边的深掺杂连接结构（120A）表面分别设有电极，其电极分别为第一体极（160cM）、第一源极（150aM）、第一栅极（102M）、第一漏极（150bM）、第二漏极（160bM）、第二栅极（103M）、第二源极（160aM）、第二体极（150cM）、深掺杂连接结构电极（120AM）；在衬底（100）背面设有衬底电极（100M）；第一源极（150aM）、N阱（130）、N型深掺杂层（120）、衬底电极（100M）形成纵向反向串联，构成第一双向TVS器件结构；第二源极（160aM）、P阱（140）、P导电类型的轻掺杂外延层（110）、深掺杂连接结构电极（120AM）形成纵向反向串联，构成第二双向TVS器件结构。2.一种集成双向TVS的CMOS器件的制备方法，其特征在于，包括如下步骤：步骤1：在衬底（100）表面外延生长形成P导电类型的轻掺杂外延层（110），然后在衬底（100）表面向下进行N导电类型离子注入形成N型深掺杂层（120）；步骤2：在...

【专利技术属性】
技术研发人员：程晨，王彬，张永生，周康，程银，季晴，
申请(专利权)人：江苏游隼微电子有限公司，
类型：发明
国别省市：