半导体器件的制造方法技术

本发明专利技术提供了一种半导体器件的制造方法，在衬底内形成若干个沟槽，所述沟槽内形成有栅极，所述沟槽与所述栅极之间形成有栅介质层，所述栅介质层延伸覆盖所述沟槽两侧的衬底；进行各向异性的第一刻蚀工艺，去除所述衬底上的部分厚度的栅介质层；以及，进行各向同性的第二刻蚀工艺，去除所述衬底上剩余的栅介质层。本发明专利技术通过各向异性的第一刻蚀工艺和各向同性的第二刻蚀工艺，在减薄栅介质层时保持了栅介质层的厚度均一性，同时减少或避免了沟槽侧壁上的栅介质层顶部出现空洞，优化了半导体器件的阈值电压分布和反向耐压性能，提高了产品良率。良率。良率。

【技术实现步骤摘要】
半导体器件的制造方法


[0001]本专利技术涉及集成电路制造
，尤其涉及一种半导体器件的制造方法。

技术介绍

[0002]自从金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect，MOSFET，又称MOS器件)问世之后，MOS器件就广泛应用于高压电网、轨道交通、军事航空等领域。其中，沟槽型MOS器件(Trench MOS)具有高集成、低导通阻抗的特性，增加了器件的沟道密度，提供了更好的电流处理能力。
[0003]图1为一种MOS器件的结构示意图。参阅图1，所述MOS器件包括衬底100及设置于所述衬底内的若干个沟槽101，所述沟槽101内设置有栅极110，所述栅极110和所述沟槽101之间设置有栅介质层102，且所述栅介质层102延伸覆盖所述衬底100。在形成所述栅极110之后，进行沟道体区(Channel Body)的离子注入工艺(Implant，IMP)之前，需要减薄所述栅介质层102。现有的栅介质层减薄方法通常包括两种。第一种方法是直接通过湿法刻蚀(Wet Ecth)工艺将本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：提供衬底，所述衬底内形成有若干个沟槽，所述沟槽内形成有栅极，所述沟槽与所述栅极之间形成有栅介质层，所述栅介质层延伸覆盖所述沟槽两侧的衬底；进行各向异性的第一刻蚀工艺，去除所述衬底上的部分厚度的栅介质层；以及，进行各向同性的第二刻蚀工艺，去除所述衬底上剩余的栅介质层。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一刻蚀工艺为干法刻蚀工艺，所述第二刻蚀工艺为湿法刻蚀工艺。3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第一刻蚀工艺中去除的栅介质层的厚度为所述栅介质层的总厚度的90％～95％。4.如权利要求3所述的半导体器件的制造方法，其特征在于，所述栅介质层的厚度为5.如权利要求...

【专利技术属性】
技术研发人员：赵伯宁，沈浩峰，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：