【技术实现步骤摘要】
闪存及其操作方法
[0001]本专利技术涉及半导体集成电路领域,特别是涉及一种闪存(flash)。本专利技术还涉及一种闪存的操作方法。
技术介绍
[0002]如图1所示,是现有闪存的存储单元101的电路结构示意图;如图2所示,是现有闪存的存储单元101的剖面结构示意图;如图3所示,是现有闪存的阵列结构图;现有闪存包括多个存储单元101,由多个所述存储单元101组成阵列单元301,由多个所述阵列单元301排列形成闪存的阵列结构。
[0003]各所述存储单元101都采用分离栅浮栅器件。
[0004]如图2所示,所述分离栅浮栅器件包括:对称的第一源漏区205b和第二源漏区206,位于所述第一源漏区205b和所述第二源漏区205a之间的多个分离的具有浮栅104的第一栅极结构,位于所述第一栅极结构之间的第二栅极结构103;所述第一栅极结构中具有位于所述浮栅104顶部的控制栅105。
[0005]所述分离栅浮栅器件为双分离栅浮栅器件,所述第一栅极结构的数量为两个,分别用标记102a和102b表示。
[0006]所述分离栅浮栅器件为N型器件,所述第一源漏区205b和所述第二源漏区205a都由N+区组成。
[0007]P型掺杂的沟道区位于所述第一源漏区205b和所述第二源漏区205a之间且被各所述第一栅极结构和所述第二栅极结构103所覆盖。所述第一源漏区205b和所述第二源漏区205a都形成于P型半导体衬底201且和对应的两个所述第一栅极结构的外侧面自对准,所述沟道区之间由所述第一源漏区205 ...
【技术保护点】
【技术特征摘要】
1.一种闪存,其特征在于,包括多个存储单元;各所述存储单元都采用分离栅浮栅器件,由多个所述存储单元排列形成闪存的阵列结构;所述分离栅浮栅器件包括:对称设置的第一源漏区和第二源漏区,位于所述第一源漏区和所述第二源漏区之间的多个分离的具有浮栅的第一栅极结构,位于所述第一栅极结构之间的第二栅极结构;所述第一栅极结构中具有位于所述浮栅顶部的控制栅;所述阵列结构中,各所述存储单元排列成行和列,各所述存储单元的所述第一源漏区和所述第二源漏区连接到对应的位线,各所述位线为两列相邻的所述存储单元共用,共用的连接结构包括:同一列上的各所述存储单元的第一源漏区和邻近的所述存储单元的第一源漏区连接在一起以及同一列上的各所述存储单元的第二源漏区和邻近的所述存储单元的第二源漏区连接在一起;当前列的各所述存储单元的第二源漏区和后一列中同一行的所述存储单元的第二源漏区连接在一起且连接到第一位线;当前列的各所述存储单元的第一源漏区和前一列中同一行的所述存储单元的第一源漏区连接在一起且连接到第二位线;后一列的各所述存储单元的第一源漏区和后面第二列中同一行的所述存储单元的第一源漏区连接在一起且连接到第三位线;令选定存储位为当前列中选定的所述存储单元的靠近所述第二源漏区的存储位,对所述选定存储位进行编程操作时,所述第一位线、所述第二位线和所述第三位线上设置的电信号包括:所述第一位线上设置位线编程电压;所述第二位线上设置编程电流;所述第三位线上设置第一电压,所述第一电压小于所述位线编程电压,通过降低所述第一电压防止对连接到所述第三位线上的各所述存储单元产生编程干扰。2.如权利要求1所述的闪存,其特征在于,对所述选定存储位进行编程操作时,所述第一位线、所述第二位线和所述第三位线上的电信号的电压变化阶段包括:第一阶段,所述第一位线、所述第二位线和所述第三位线都为地电位;第二阶段,所述第一位线、所述第二位线和所述第三位线都从地电位上升到所述第一电压;第三阶段,所述第一位线上升到位线编程电压,所述第二位线下降到第二电压,所述第三位线保持为所述第一电压,所述第二电压大于地电位。3.如权利要求2所述的闪存,其特征在于:所述分离栅浮栅器件为双分离栅浮栅器件,所述第一栅极结构的数量为两个。4.如权利要求3所述的闪存,其特征在于:所述分离栅浮栅器件为N型器件,所述第一源漏区和所述第二源漏区都由N+区组成;P型掺杂的沟道区位于所述第一源漏区和所述第二源漏区之间且被各所述第一栅极结构和所述第二栅极结构所覆盖,各所述第一栅极结构和所述第二栅极结构分别控制所覆盖的所述沟道区的区域段。5.如权利要求1或3所述的闪存,其特征在于:在所述阵列结构中,同一行上的各所述存
储单元的位于相同行的所述第二栅极结构都连接到同一行的字线,同一行上的各所述存储单元的位于相同行的所述第一栅极结构的所述控制栅都连接到同一行的控制栅线;对所述选定存储位进行编程操作时:当前列中选定的所述存储单元所连接的所述字线连接第三电压,所述第三电压大于等于所述第二栅极结构所控制的沟道区的区域段的阈值电压并使所述第二栅极结构所控制的沟道区的区域段导通;当前列中选定的所述存储单元的非选定存储位对应的所述控制栅所连接的所述控制栅线连接第四电压,所述第四电压大于等于所述非选定存储位的所述第一栅极结构所控制的沟道区的区域段的阈值电压并使所述非选定存储位的所述第一栅极结构所控制的沟道区的区域段导通;所述选定存储位对应的所述控制栅所连接的所述控制栅线连接控制栅编程电压。6.如权利要求5所述的闪存,其特征在于:所述控制栅编程电压为8V以上,所述位线编程电压为4V以上;所述第一电压为0.9V~2.5V;所述第二电压小于1V。7.如权利要求1所述的闪存,其特征在于:各所述第一栅极结构由隧穿介质层、所述浮栅、控制栅介质层和所述控制栅叠加而成;各所述第二栅极结构由字线栅介质层和字线栅叠加而成。8.一种闪存的操作方法,其特征在于,闪存包括多个存储单元;各所述存储单元都采用分离栅浮栅器件,由多个所述存储单元排列形成闪存的阵列结构;所述分...
【专利技术属性】
技术研发人员:杨光军,
申请(专利权)人:上海华虹宏力半导体制造有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。